太空辐射会对电子系统造成严重破坏，引发数据损坏、处理器故障乃至系统崩溃。为应对这一问题，欧洲 TRISTAN 联盟对开源 RISC‑V 处理器架构开展研究，将其打造为欧洲自主方案，以降低对非欧盟供应商的依赖，并实现可定制、抗辐射的芯片设计。 该项目对比了 RISC‑V 处理器在逻辑级与存储级防护方案的有效性。研究同时发现，防护措施的实际效果会随处理器执行的任务不同而变化，因此在评估时必须结合真实任务场景，才能得到可靠结论。项目成果将帮助航天任务设计师，为特定轨道与应用选择最优防护策略。
辐射加固方案与测试方法
研究团队基于 RISC‑V 处理器设计了8 种容错配置，在质子与重离子辐射环境下，通过多组基准测试程序开展对比验证。
这些配置系统组合了多项主流加固技术：
- 锁步执行（Lockstep）
- 三模冗余（TMR）
- 纠错编码（ECC）
通过上述组合，研究人员可分别量化**逻辑级防护**与**存储级防护**的贡献，并测试混合架构的实际表现。测试结果显示：**数据完整性防护方法效果最为突出**，可显著降低静默数据损坏与功能中断风险，同时对功耗与芯片面积影响极小。
实验获得的可靠性数据，可用于开展严谨的可靠性分析，实现在轨故障与失效的精准预测。
硬件测试平台
荷兰航空航天中心（NLR）设计了专用测试板卡，核心硬件包括：
- Microchip PolarFire FPGA
- Technolution 自研FreNox RISC‑V 软核
该平台连接至主控单元，可全自动执行基准测试并实时捕获故障，为辐射试验提供稳定可靠的被测系统。
辐射试验条件
1. 质子辐照试验
在荷兰 HollandPTC 质子治疗中心开展，使用 200 MeV 质子束，对全部 8 种架构与 4 组基准程序进行测试，获取带统计置信区间的器件敏感性数据。
2. 重离子辐照试验
在欧洲核子研究中心（CERN）HEARTS 设施完成，采用铅离子束流，设置不同线性能量转移（LET）值，精准表征单粒子电离效应与多比特翻转特征。
实测得到的系统辐射敏感性参数，可用于预测航天器在轨故障与失效模式，为未来航天任务优选处理器架构提供数据支撑。
