高性能计算：RISC-V芯片的跃迁之路

对算力的渴望之火，还在越烧越旺。

在这场盛大的AI跃进中，GPU是毫无疑问的主角。但算力世界的运转，从来不能只靠主角冲锋，存储、光互联、电源管理、功率半导体芯片也被推进历史进程，迎来新的规模暴涨。例如，根据IDC预测，全球存储器半导体领域总体收入预计将从2025年的2260亿美元增长至2026年的5947亿美元，增幅达163%；2027年进一步达到7904亿美元，实现“三级跳”式增长。其中，DRAM内存营收预计在2026年达到4186亿美元，同比增幅177%；NAND闪存营收预计达1741亿美元，同比增幅138.5%。

在被AI塑造的全新系统中，CPU不是被追捧的“明星算力”，却是支撑整个算力平台平稳运转的左膀右臂：大到万卡集群的任务调度、资源分配，小到单节点的系统承载、数据流转，所有通用计算与管控职能都压在CPU身上。

当前CPU两种市占率最高的指令集架构：x86架构由两家美国企业完全主导，垄断了全球九成以上的高端服务器市场，直接受出口管制政策约束，高端芯片与技术的供给随时存在断供风险；ARM架构虽发源于英国，但其最新架构已纳入美国出口管制范畴，高端IP授权的不确定性持续升高。同时，封闭授权模式既意味着高额专利成本，也限制了厂商针对AI场景的深度定制空间。

RISC-V凭借其开源、模块化的特性，在AI掀起的新一轮科技竞争背景下，正在站上更高的位置。很长一段时间里，RISC-V都以低功耗嵌入式架构的身份为人熟知，扎根于物联网终端、工业控制、消费电子等边端场景，从未踏入高性能计算的核心赛场。但如今，它正沿着单核性能提升、向量扩展标准化、多核互联优化的技术路线持续向上，一步步突破性能天花板，从嵌入式一路推进服务器、AI推理与数据中心腹地，产品应用与生态拓展两开花，开启从“辅助控制”到“主力计算”的身份跃迁。

Part.01

单核性能突破

性能市场竞争的入场券

RISC-V创新中心

单核通用性能是衡量CPU能否进入高端市场的关键指标。2026年3月，阿里巴巴达摩院发布旗舰级CPU玄铁C950，采用8指令译码、16级流水线、超1000条指令乱序窗口，最高主频达3.2GHz，SPECint2006基准测试首次突破70分，刷新全球RISC-V性能纪录。

SPECint2006是全球CPU行业公认的通用性能黄金标尺，70分的成绩，意味着RISC-V架构第一次在单核通用算力上摸到了主流服务器级CPU的水平线。它能稳定承载企业级数据库、云原生中间件、虚拟化等核心负载，足以撑起一台标准云服务器的全场景业务。英国爱丁堡大学高级研究员Nick Brown评价称，这是“第一款可对标市面上主流服务器级别产品的RISC-V CPU”。

单点爆发，或许是特例；若有群体跟进，可视为赛道拐点的证明。

除达摩院以外，国内多家厂商正在加速布局高性能处理器核。跃昉科技推出自研LeapFive F1处理器核，主频3.2GHz，SPECint2017分数超过6.4，支持RVV 1.0及512-bit Vector与Matrix Compute，面向服务器与AI计算场景。灵睿智芯推出最高支持四线程（SMT4）、线程模式可动态切换的、服务器级别的RISC-V CPU内核——P100， SPEC CPU2006单核性能超过20/GHz，企业级RAS设计，支持错误隔离、内核恢复等高级特性。这些产品的密集发布，证明RISC-V在单核性能层面已具备与x86、ARM同台竞技的技术基础。

Part.02

原生AI融合

走出差异化的算力新路线

RISC-V创新中心

性能追平主流，就够了吗？当然不够。

传统的CPU和传统的AI芯片（如GPU），分属不同的芯片类型，犹如两条平行线在各自的领域独立发展。然而，AI时代持续涌现的大模型推理、智能体调度、多模态数据处理等新场景，对CPU的要求已不止于“通用计算够强”，更要于与AI算力可深度协同与高效联动。面对新的需求，传统CPU架构的演进路径是在成熟的通用计算底座上叠加AI扩展指令，其指令集底层并非为AI原生设计，这导致数据需在通用计算单元与AI加速单元间反复搬运，调度开销大、能效比低，且定制化空间被架构本身牢牢锁定。

面对不同应用场景对多样化AI算力架构的需求喷涌，业界亟需一种新思路。RISC-V架构的开放性与可扩展性，恰好为此提供了破局之道：其标准定义的扩展指令集机制（如向量扩展RVV、矩阵扩展），允许在保持通用计算能力的同时，于指令集底层原生融合AI计算能力。

RISC-V作为最新一代精简指令集的代表，有独特的模块化设计，核心指令集非常精简，并定义了标准化的扩展指令集，使设计者可以通过针对性地选择，灵活地组合自身所需指令。其针对AI计算，主要有以下扩展——

向量扩展（RVV）：被定位为AI执行的基础，尤其是在矩阵乘法之外的部分，它支持可变长度的向量运算，能高效处理AI算法中的激活函数、归一化等操作。

矩阵扩展（正在制定中）：针对AI最核心的矩阵乘法进行优化，目前社区正在积极定义标准。

其他AI相关扩展：如面向整数运算的P扩展（Packed SIMD）和针对稀疏矩阵的K扩展等。

这种“通算与AI算力在单一架构内深度融合”的方式，不仅能消除数据搬运开销，还能根据场景需求灵活定制算力单元，从根本上打破传统架构的性能与能效瓶颈。这种灵活性，还使得芯片设计厂商按照场景需求定制算力单元、实现通用计算与 AI计算的原生融合成为可能。

例如，对于智能手表、耳机等功耗敏感的端侧设备，可以只添加必要的P扩展或向量扩展，实现低功耗的AI加速。而对性能要求机更高、相对功耗不敏感的服务器端则可以集成完整的向量和矩阵扩展，追求极致性能。不同的AI芯片架构有各自不同的优势，RISC-V开发者完全可以构建出从“通用算力核”到“专用加速核”的“CPU+NPU+XPU“的多核异构架构，通过协同算力满足不同场景的差异化需求。

达摩院发布的两款RISC-V原生AI计算引擎——Vector加速引擎和Matrix加速引擎，与玄铁CPU实现统一编址，将通用算力与AI算力深度融合，首次使CPU原生支持Qwen3-235B-A22B、DeepSeek V3-671B等千亿参数大模型。

在商业化落地层面，进迭时空新一代RISC-V AI CPU芯片K3实现规模量产，单芯片集成8个高性能大核与8个AI核，提供130 KDMIPS通用算力及60 TOPS AI算力，相较前代产品AI算力提升30倍，可本地运行300亿至800亿参数大模型。SiFive P570 Gen 3集成128位向量流水线，在特定AI辅助工作负载中性能较前代提升高达21倍。

这条路线也正在成为全球共识。SiFive推出的 P570 Gen 3 处理器集成128位向量流水线，“与第一代P550相比，P570 Gen 3在向量化子测试上可提供2倍至21倍性能提升，同时功耗低于前几代核心。”

当AI成为算力的核心命题，原生融合就是下一代CPU的核心竞争力。

Part.03

生态协同

从单点突围到产业合力

RISC-V创新中心

硬件决定了性能的下限，生态决定了性能的上限。

没有完善的软件栈与产业生态，再亮眼的参数也只是实验室里的微光。

硬件架构升级仅能释放部分理论算力，完整性能增益高度依赖编译工具、底层计算库组成的软件栈协同调优。软硬件协同已是RISC-V向量处理器性能优化核心共识。依托RVV向量扩展完成矢量化调优后，阿里玄铁团队实测显示：线性代数库Eigen的单/双精度矩阵乘（sgemm/dgemm）运算获得显著提速，图像标准库libjpeg 编解码综合性能实现提升。

生态的边界，还在向高端算力场景快速延伸。

早前SiFive宣布成为首家加入英伟达NVLink Fusion生态的RISC-V厂商，通过IP授权方式将NVLink-C2C集成至数据中心级RISC-V芯片，使RISC-V CPU有机会参与高端AI系统构建。这次尝试或有望打通RISC-V CPU与高端AI加速卡的高速互联通道。

但生态的构建，从来不是一家企业能完成的事业。

当技术路线逐渐清晰，产业需要公共底座，把分散的厂商力量拧成一股绳。

作为国内开源芯片领域的核心共性技术平台，北京开源芯片研究院（开芯院）锚定底层根技术攻坚：“香山”是中科院包云岗团队开源的RISC-V处理器，研究院以构建开源芯片技术体系、加速开源芯片生态发展为宗旨，致力于研发RISC-V领域关键共性技术、建设关键支撑平台、优化生态治理、推动重点行业规模商用，加速RISC-V生态完善成熟，打造全球领先的RISC-V产业生态。阿里巴巴达摩院则聚焦系统芯片开发的基础共性技术平台，发起成立“无剑联盟”，通过构建开放、协同、普惠的RISC-V芯片服务体系，向全行业释放基于玄铁RISC-V的生态势能，加速RISC-V产业化进程。扎根长三角半导体产业核心腹地，江苏省RISC-V产业联盟则承担着产学研用串联与产业集群落地的枢纽角色。它联动高校科研端的前沿架构成果，衔接晶圆制造、先进封测等制造端产能资源，对接智能家居、工业控制、汽车电子等终端应用需求，推动技术突破快速落定应用，把区域产业优势转化为RISC-V高性能落地的整体竞争力。

从各自为战到集体共进，从零散星火到燎原之势，RISC-V的产业生态，正在全球范围内从“单点突破”到跨越至“体系化成长”，并利用智能化浪潮的磅礴力量，推动自身走入新的时代。