定制AI ASIC只要9个月就能流片！这些厂商要赚麻了

电子发烧友网报道（文/梁浩斌）OpenAI最近宣布与博通合作推出专为LLM设计的推理芯片Jalapeño，官方声称初步测试结果显示，Jalapeño在每瓦特性能方面的表现远远优于目前的最佳技术水平。

另一个更重要的信息是，该芯片从初始设计到完成制造流片，仅用时9个月，创下了有史以来高性能先进半导体领域最快的AI ASIC研发周期，而过去设计一颗高性能ASIC通常需要18到24个月。OpenAI表示，得益于与OpenAI工程团队深度开展软硬件协同研发，同时依托博通的芯片落地技术实力，并且借助OpenAI自研大模型，大幅提速了部分设计与优化环节。

可以发现，近年来随着AI应用的落地，阿里巴巴、百度、谷歌、亚马逊等云服务巨头开始大规模从通用GPU转向定制ASIC；特斯拉、蔚来、小鹏、理想等车企全面切换自研自动驾驶芯片；再到终端厂商为了AI能力的落地，自研小芯片，比如安克此前推出的存算一体AI音频芯片。

自研AI芯片的趋势，叠加LLM对芯片设计周期的大幅提速，显然会在未来持续降低自研芯片的门槛，从而吸引更多终端厂商加入这一行列。那么产业链中的哪些环节，会是这一轮自研AI芯片趋势中的受益者？

当AI应用规模化，定制ASIC性价比显著

ASIC其实早在AI大模型爆发之前，就已经被云服务厂商所关注。谷歌早在2016年5月的 Google I/O大会上，首次公开了自研TPU，并于2015年左右就已经实现内部部署。当时TPU的主要功能是满足搜索、语音识别、图片识别等需求，支撑谷歌的搜索业务。

百度在2018年7月的开发者大会上，首次对外公开其自研服务器AI芯片“昆仑”系列。当时面向的应用场景是搜索、语音识别、自然语言处理、自动驾驶等。在这之前，百度更是从2011年开始就基于FPGA开发AI加速器，并在数据中心使用GPU进行深度学习加速。

但自研服务器ASIC的真正爆发，还要在AI大模型技术路径收敛至Transformer架构，并遵循规模化法则之后。

过去在深度学习早期，模型结构不稳定，不同的模型需要不同的优化，很难统一优化。CUDA的出现，让GPU成为了通用并行计算平台，也就是GPGPU，叠加开发生态使其成为了CNN、RNN等AI算法的首选。

但随着大模型架构往Transformer收敛，计算模式也开始固定成通用矩阵乘法和注意力机制，同时规模化法则使得AI算力的瓶颈从单芯片转移到整个计算系统，包括芯片、内存、高速互连等，决定了系统的整体效率。

博通CEO陈福阳向OpenAI交付Jalapeño芯片时表示，“这很好地验证了我们所建立的业务模式，也就是说，每个模型开发商、大语言模型和前沿模型开发商，最终都将走向设计、构建自己的芯片、算力和计算开发平台”。

为什么陈福阳坚定看好定制ASIC芯片的市场？以OpenAI自身为例，2025年其运营亏损高达209亿美元，其中研发与AI基础设施是最主要的支出。即便对于云巨头而言，英伟达GPU的采购与运营成本同样构成沉重负担。据测算，英伟达基础设施的成本约为每吉瓦500亿美元，而像亚马逊Trainium这样的自研加速器成本约为每吉瓦370亿。

成本的差距，让云服务厂商不得不考虑自研ASIC。博通在2026财年第二季度的AI相关半导体业务收入108亿美元，同比增幅143%，预计第三季度该业务收入更是飙升至160亿美元，同比增长超过200%。定制ASIC与算力网络产品是该板块核心出货品类，博通二季度AI相关在手订单规模突破300亿美元，订单周期已延伸至2028年。

Marvell 2026财年总收入约82亿美元，同比增长42%；其中数据中心收入约61亿美元，同比增长46%，AI已经成为Marvell的主营业务，占比超过70%；另外，定制ASIC、交换/以太网芯片、光互联等业务是增长核心。

Marvell表示，目前多个超大规模云服务商项目已经进入量产或导入阶段，预计AI ASIC定制业务到2029年的收入将超过100亿美元。

这些数据都反映出，当前ASIC定制的性价比，正在持续提升，市场规模进入爆发增长的阶段。

同样的逻辑也有望延伸到汽车、消费电子等终端领域。模型或算法的“硬化”，可能给终端厂商带来更高的性能收益，同时在AI辅助下，芯片设计-流片周期大幅缩短，能够降低开发成本。

安克创新创始人阳萌此前接受采访时表示，将大模型的创新音频技术应用到耳机这种低功耗的产品，市面上没有合适的芯片支撑，音频算法特点和传统芯片架构也存在根本性矛盾。因此实现真正的智能，端到端模型落地，就必须从模型、芯片、系统形成自研闭环。

其中芯片自研的模式，是与一个存储一体芯片领域的公司联合研发，安克主导模型设计和架构需求定义，这种模式与博通和OpenAI以及云服务巨头的合作其实也非常类似。

当AI未来从云端逐步渗透至端侧，这种定制芯片模式能否成为主流，值得继续观察。

IP公司将迎来分化？EDA、芯片定制平台型厂商要赚麻了

如果说AI芯片定制是一场淘金热，那么EDA工具厂商就是那个“卖铲子”的人。芯片设计的基本流程都离不开EDA工具，而AI辅助设计对芯片开发周期的压缩，直接提升EDA工具的价值密度和使用频次。

Synopsys在2018年率先部署了DSO.ai，通过机器学习自动探索设计参数组合，据称在两天内即可完成90次设计尝试，找到既能提升效能又能降低功耗的最佳方案。Cadence则更进一步，在2026年6月，Cadence携手英伟达发布了业界首款“全自主虚拟代理AI设计工程师”，将传统长达五周的RTL验证周期缩短至不到一天，效率提升超过40倍。

Synopsys预计，在人工智能驱动下，其EDA产品的潜在市场规模将扩大1.5倍。

另外，正如前面提到的博通和Marvell，其业绩表现和预期已经表明了这类综合大量自研高端IP、系统级ASIC定制设计的公司，将会是这场趋势中的最大受益者之一。这两家公司掌握了大量高速互连接口IP，无论是scale-up 还是 scale-out的路线，都占据了核心连接层的关键技术，使得他们在定制AI ASIC方面具备天然优势。

另外，联发科依靠在SerDes领域的技术积累，也已经切入ASIC赛道，正加快推进ASIC定制项目。2026年一季度法说会上，联发科表示首个AI加速器 ASIC 项目确认将如期量产，2026年营收贡献预估上调至约20亿美元，2027年有望冲击数十亿美元规模，第二个同类型项目也定下了2027年底前量产的目标。

国内领先的一站式芯片定制服务巨头芯原股份，在2026年一季度的一站式芯片定制业务收入同比大增145.9%，公司该季度实现营业收入8.36亿元，同比增长114.47%。其中2026年1月1日至4月29日，芯原新签订单金额高达82.4亿元，其中绝大部分为一站式芯片定制业务订单，AI算力相关订单占比91.37%，数据处理领域订单占比90.15%且主要来自云侧AI ASIC及IP。截至2026年一季度末，公司在手订单金额达到51.33亿元。