世界人工智能大会现场图

开芯红核心标杆展品：RISC-V Agent AI计算子系统

面向AI Agent推理应用场景，开芯红RISC-V Agent AI计算子系统集成自研Agent CPU、自研互联NoC IP，为AI Agent智能调度与推理场景提供标准化系统级方案。计算子系统搭载4颗E-Core高能效核+RingBus-NoC环形一致性互联，提供高带宽、低延迟的多核协同能力，主频不小于2.0GHz@12nm，配套8MB共享三级缓存（LLC），典型功耗不大于8W，内置Vector-FPU浮点运算单元、硬件虚拟化模块与完整RAS可靠性体系。

面向AI PC、车载计算、具身智能、工业网关等应用场景，RISC-V Agent AI计算子系统支持自定义AI Core集成，并支持主流的AI推理框架。可为客户提供高性能、高带宽、低延时的Agent AI系统级解决方案定制服务，目前已实现行业客户商业交付。

RISC-V Agent AI计算子系统框图

E-Core（Efficiency）高能效乱序处理器核

E-Core采用 64 位超标量、乱序、6 发射架构，SPECint2006 > 15/GHz，主频2.2GHz @12nm，支持向量扩展，RVV 1.0，VLEN=128，全面兼容RISC-V RVA23 ，支持AIA 中断扩展与IOPMP安全防护。E-Core支持私有L1/L2缓存，可面向客户提供流水线、功能扩展、物理设计等定制交付。

E-Core微架构框图

RingBus-NoC是一款基于AMBA 5 CHI Issue H 协议的一致性互连IP，采用双向无缓冲环形总线架构，具有低延迟、高带宽等特点，支持单Die可 32核、Chiplet扩展（多Die最大支持 256核），主频达2.0GHz@ 12nm，对分带宽384 GiB/s（峰值768 GiB/s），支持单Die 64 MiB / 多Die 512 MiB LLC，并率先实现 CHI-H MultiReq 特性（单请求最大512B），显著优化 PCIe DMA 大块传输与 DRAM 行级预取的带宽利用率。

RingBus-NoC 架构框图

海思eAI RISC-V MCU Hi3066M成功入选典型案例清单

亚华电子 x 超睿科技：RISC-V+AI方案亮相，探索智慧医养自主算力底座

RISC-V与AI融合发展论坛现场，发布了RISC-V典型应用案例清单，亚华电子联合中国科学院软件研究所、超睿科技发布的RISC-V全栈自主可控AI一体机方案入选其中，成为RISC-V+AI在智慧医疗场景落地的一项代表性成果。

本届大会集中展现了RISC-V+AI产业蓬勃态势，亚华电子与中国科学院软件研究所等合作伙伴，持续深耕、不断探索安全可控、可迭代的智慧医疗国产化落地路径，此次作为官方认可的行业案例，充分验证了RISC-V架构在高安全医疗场景的适配能力与落地价值。

灵睿智芯签约上海市人工智能重点项目，加速驱动国产RISC-V智能体CPU产业化发展

2026世界人工智能大会闭幕式上，一批上海市人工智能重点项目集中签约，涵盖AI基础设施、智能体应用、具身智能、科学智能等领域的32个项目达成合作，总签约金额达409亿元。

在这场汇聚全球AI产业目光的签约仪式上，灵睿智芯的 “全栈自研RISC-V智能体CPU项目”成功入选，成为32个重点项目签约企业中唯一的RISC-V CPU企业。

灵睿智芯创始人刘洋出席上海市人工智能重点项目签约

今年WAIC，智能体成为绝对主角，行业已全面开启从“问答”到“自主规划、跨设备执行、全流程交付”的能力跨越。

然而，智能体在实际运行时，其大规模任务编排、频繁的工具调用和多智能体协同，使得CPU的负载结构发生了根本性变化——它不再是轻量级的调度节点，而是决定系统吞吐与响应速度的关键瓶颈。强劲的单核性能是保障任务快速响应的前提，高并发能力是支撑海量请求并行处理的基础，而长时间稳定运行则离不开高可靠性设计。

灵睿智芯拥有的超深超宽乱序超标量流水线、企业级RAS设计以及动态同时多线程（SMT4）等先进技术，从内核架构层面系统性满足了智能体场景对高性能、高并发、高可靠的严苛要求，以创新的理念重新定义智能体时代CPU的能力边界。

作为诞生于上海的高科技创新企业，灵睿智芯充分受益于上海完备的集成电路产业生态与人工智能创新高地优势。上海拥有国内最完整的集成电路产业链，从设计、制造到封装测试的完整体系为灵睿智芯的全栈自研提供了坚实的产业支撑。

从WAIC的聚光灯下走向产业深处，灵睿智芯将以此次签约为新起点，加速驱动国产RISC-V智能体CPU从“可用”迈向“好用”，为中国智能体产业的自主可控与规模化发展筑牢算力基座。