因为公众号平台更改了推送规则。记得点右下角的大拇指“赞”和红心“推荐”。这样每次新文章推送，就会第一时间出现在订阅号列表里。
三星提出了一项雄心勃勃的NAND闪存路线图，其发展远超当前存储技术的水平，计划在未来十年内实现900至1000层NAND架构。该路线图在2026年IEEE/JSAP VLSI会议上发布，展示了公司在AI、云计算和大容量存储需求不断增长的背景下，如何持续提升闪存密度。
根据三星的介绍，公司计划到2029年达到约420层NAND结构，并于2030年突破560层。这些进展标志着垂直NAND制程扩展的下一阶段，随着传统工艺缩放面临越来越大的挑战，这一方法已成为行业提升存储密度的主要手段。2030年之后，三星的规划将变得更加激进。公司正在探索900至1000层的NAND解决方案。与制造单体式多层NAND结构不同，三星计划采用单元多键合（Cell Multi-Bonding，简称CMB）技术。该方法通过在单个封装内集成多个NAND结构，实现了更高的有效密度。
三星的路线图特别提到了将两个约450层的NAND结构进行组合。通过CMB封装技术，这种组合器件的密度可接近1000层结构，同时可能避免制造单层相同高度结构时所面临的部分工艺挑战。
其中最大的优势之一是存储容量的提升。三星预计，基于该技术的下一代NAND芯片，其存储密度有望达到现有解决方案的约四倍。从实际应用角度看，SSD的容量有望大幅提升，而无需增加外形尺寸。
公司还提出了一种场景：基于QLC技术的8TB M.2 SSD未来可扩展至高达32TB的容量。如此高的密度提升将惠及多个市场领域，包括消费级存储、企业系统、云基础设施以及AI部署。随着存储需求持续增长，高密度NAND技术仍是维持性能和容量增长的同时控制物理尺寸与功耗的关键所在。
然而，三星承认仍存在若干重大工程挑战。随着NAND结构不断变高，晶圆翘曲问题日益突出，可能影响良率和制造一致性。该公司将此问题视为未来制程扩展的主要障碍之一。层间对准是另一个重要难题。数百层垂直堆叠的结构在制造过程中需要极高的重叠精度控制，即使微小的对准偏差也可能影响器件的可靠性与良率。为应对这些挑战，三星计划推出“上部卡盘设计”，以控制晶圆变形，并采用重叠校正技术来提升层间对准精度。
尽管基于这些技术的商用产品尚需数年时间，但三星的发展路线图表明，NAND的制程缩放仍有广阔增长空间。如果取得成功，公司未来的架构有望实现远超当前主流产品的SSD容量，同时保持熟悉的物理封装格式。
原文链接：
高端微信群介绍 | |
创业投资群 | AI、IOT、芯片创始人、投资人、分析师、券商 |
闪存群 | 覆盖5000多位全球华人闪存、存储芯片精英 |
云计算群 | 全闪存、软件定义存储SDS、超融合等公有云和私有云讨论 |
AI芯片群 | 讨论AI芯片和GPU、FPGA、CPU异构计算 |
5G群 | 物联网、5G芯片讨论 |
第三代半导体群 | 氮化镓、碳化硅等化合物半导体讨论 |
存储芯片群 | DRAM、NAND、3D XPoint等各类存储介质和主控讨论 |
汽车电子群 | MCU、电源、传感器等汽车电子讨论 |
光电器件群 | 光通信、激光器、ToF、AR、VCSEL等光电器件讨论 |
渠道群 | 存储和芯片产品报价、行情、渠道、供应链 |
< 长按识别二维码添加好友 >
加入上述群聊
带你走进万物存储、万物智能、
万物互联信息革命新时代
