“韬（τ）定律”把行业关注点从单纯的几何微缩，引向通过3D垂直堆叠和异构集成压缩信号时延。但对设计团队来说，真正困难的往往不是“把Die叠起来”，而是让不同Foundry、不同工艺节点的PDK在同一套流程中稳定协作。
多套PDK进入同一设计环境后，图层与显示定义容易互相冲突，Callback和网表提取动不动就报错；信号经由硅通孔、微凸块、混合键合跨Die传输，开短路找不到根因。工具链卡壳的每一分钟，最后都会变成项目延期的压力和流片失败的风险。
3D IC落地，先跨过三个工程门槛
1.多PDK难以共存
不同Die的图层编号、显示规则、回调函数很容易互相覆盖。传统流程只能把PDK抽象成符号放进顶层，工程师没法直接编辑，也提不出能做多Die协同仿真的混合网表，全靠手工拼接，不仅耗时长，还极易埋下设计隐患。
2.跨Die检图效率低
传统2D版图工具没有连贯的跨Die全局视角。一旦出现开路 / 短路问题，工程师得在好几个窗口、好几份版图文件里来回切换，一层一层对着找，定位时间长，也高度依赖个人经验。
3. 协同仿真流程割裂
每个Die绑定的器件Model不同，单一工艺的仿真流程很难在保留各自PDK特性的同时完成系统级协同仿真，前端电路与后端版图之间容易出现断点。
Aether 3DIC：一套工作流搞定全流程
Aether 3DIC以单进程、多解析器隔离不同PDK，避免函数与Display冲突。团队无需重启工具或切换环境，即可在统一界面中完成多工艺设计与排查。
1. 多工艺共存，Top层也能直接编辑
在版图环境里，每个Die都有独立的图层与显示控制面板，图层选择窗口（LSW）支持融合显示。不同工艺的Die导入同一个单元后，工程师直接用编辑交互工具（EIP）就能完成对齐、拉伸、复制、移动，和平时2D设计的操作习惯完全一致，不用来回切环境、转格式，少了很多约束。
2. 混合网表与多Die协同仿真
原理图阶段就能给不同Die绑定对应的器件模型，搭配ALPS多工艺仿真引擎（MTS）直接做协同仿真，既完整保留各PDK的原生特性，又从根源解决了回调函数冲突、网表生成报错的问题，省去手动拼接网表的工作量，还能避免人为失误。
3. 跨Die追线，快速定位开短路
3D信号追踪功能可以沿着信号路径，一次性穿透顶层芯片、底层芯片、转接板和封装基板；对于面对面键合、倒装焊这类结构，镜像窗口支持同步缩放、同步对齐视角。不用再开一堆窗口手动拼路径，整条信号链路一目了然，排查效率大幅提升。
客户实测：
原本2周的Short定位，现在30秒搞定
国内某头部设计企业，在3D堆叠产品的检图环节长期受困：顶层版图拼接、跨Die开短路排查耗掉团队大量精力，严重拖慢项目迭代节奏。
引入Aether 3DIC后，团队用跨Die信号追踪 + 图层融合显示的能力，搭配Argus 3D LVS验证流程形成闭环：Argus 3D LVS负责精准捕捉、提取跨Die错连线网，Aether 3DIC负责一键高亮、全链路跨层定位。
最终效果远超预期：过去需要整整 2 周才能定位的短路点，现在 30 秒内就能精准找到。这不仅省掉了反复切窗口、人工逐层比对的繁琐工作，更重要的是设计和验证团队可以基于同一条信号路径同步协作，修正、复核一气呵成，项目迭代速度大幅提升。
如果说韬定律给出了「以时间缩微替代几何缩微」的行业方向，那么3D IC就是这条路上最核心的落地路径。3D IC的竞争力不只在堆叠架构，更在于能否把多工艺设计、协同仿真和跨Die验证整合成一条顺畅的工作流。Aether 3DIC正是瞄准这个核心痛点，从多 PDK 原生共存、全流程直接编辑、跨Die快速追线三个维度入手，帮设计团队砍掉无效内耗，降低验证风险，加速项目迭代。如您正在CIS堆叠、Chiplet或2.5D/3D IC相关设计，欢迎留言联系我们，申请专属产品演示与技术评估。
北京华大九天科技股份有限公司（简称“华大九天”）成立于2009年，一直聚焦于EDA工具的开发、销售及相关服务业务，致力于成为全流程、全领域、全球领先的EDA提供商。
华大九天主要产品包括全定制设计平台EDA工具系统、数字电路设计EDA工具、晶圆制造EDA工具、先进封装设计EDA工具和3DIC设计EDA工具等软件及相关技术服务。其中，全定制设计平台EDA工具系统包括模拟电路设计全流程EDA工具系统、存储电路设计全流程EDA工具系统、射频电路设计全流程EDA工具系统和平板显示电路设计全流程EDA工具系统；技术服务主要包括基础IP、晶圆制造工程服务及其他相关服务。产品和服务主要应用于集成电路设计、制造及封装领域。
华大九天总部位于北京，在南京、成都、深圳、上海、香港、北京亦庄、西安、天津、武汉和重庆等地设有全资子公司，在厦门、苏州等地设有分支机构。
