新思科技发布HBM5验证IP，QDR信令助推带宽逼近8TB/s

【区角快讯】随着AI算力需求呈指数级膨胀，内存子系统的瓶颈效应愈发凸显。近日，芯片EDA巨头新思科技正式对外披露，其最新研发的HBM5验证IP解决方案已面世。这一工具的推出，旨在协助芯片设计团队在硅片流片之前，便能对下一代AI加速器、GPU及高性能计算平台的内存架构进行深度验证，从而大幅缩短研发周期。

从技术参数来看，HBM5相较于前代HBM4实现了跨越式升级。HBM4采用DDR（双倍数据速率）信令，每引脚速率约为8 Gb/s；而HBM5则转向了更为激进的QDR（四倍数据速率）信令技术，将每引脚速率上限推高至32 Gb/s。这意味着，单个HBM5堆栈的峰值带宽已逼近惊人的8 TB/s，数据传输效率提升了约4倍。

在内部架构设计上，HBM5每个器件最高支持32个通道及64个伪通道。值得注意的是，每个伪通道均配备独立的32位DQ路径、256位预取机制以及2 KB页面大小。此外，双命令接口的引入，通过半独立的行/列命令总线，有效提升了命令并发处理能力与内存整体利用率。为了保障如此高速信号传输的稳定性，HBM5还内置了系统性的先进训练机制，包括正交偏斜调节器调整及接收器偏移校准等关键环节。

新思科技的这套验证IP基于原生SystemVerilog UVM架构构建，不仅提供全面的协议验证和功能覆盖率检查，还集成了Verdi Protocol Analyzer及Performance Analyzer调试工具。该方案可在ZeBu仿真和HAPS原型验证平台上运行，全面覆盖QDR信令协议、双命令接口逻辑，以及ECC、奇偶校验、CRC、自修复等复杂机制。目前，新思科技正与早期客户紧密合作，以完善标准架构并纳入最新规范功能，为即将爆发的极高带宽应用场景做好准备。