Astera Labs发布CXL 3.2内存控制器，AI推理延迟大幅降低

【区角快讯】内存互连领域的领军企业Astera Labs近期披露了最新技术演进路线，正式推出了兼容CXL 3.2协议的Leo系列内存控制器。这一举措旨在通过更紧密的硬件耦合，缓解CPU及AI加速器面临的内存瓶颈。

新发布的阵容涵盖Leo 2 E-Series、P-Series以及X-Series三大分支。核心规格上，Leo 2将通道数量翻倍至4个，单芯片即可承载高达4TB的DDR5或768GB的DDR4内存，显著提升了单机内存密度。

值得注意的是，专为AI负载打造的Leo X-Series架构颇为激进。它允许内存扩展器直连AI加速器的交换网络，彻底绕过了宿主机CPU的中转环节，从而降低了数据搬运的延迟。与此同时，Leo 2 P-Series引入了内存池化与共享机制，使得两台主机能依据实时任务动态调配内存资源，打破了传统架构中内存被单一处理器永久占用的僵局。

在兼容性方面，Astera也展现了务实的一面。通过支持单通道三插槽设计，单颗控制器能容纳12条从退役服务器拆解下来的DDR4内存条。这种“利旧”方案为超大规模云服务商提供了一条极具成本效益的资源回收路径。

性能实测数据同样亮眼。在与基于PCIe接口的NVIDIA H200系统对比中，采用Leo X方案的系统在首Token生成时间上最多缩短了62%，Token吞吐量则最高提升了22%。目前，该系列控制器的样片已陆续交付给头部云计算厂商进行测试验证。