10月4日消息，今日，余承东发布视频称，华为半导体已经在手机、AI、通用计算、网络、智能汽车等多个领域成功设计并量产了381款τ芯片。
这套技术理论最早在今年5月的国际电路与系统研讨会上对外公布，由华为董事、半导体业务部总裁何庭波在主题演讲中正式提出，为后摩尔时代半导体产业发展提供了一套全新的演进思路。
长期以来，行业提升芯片性能的主流手段，是持续缩小晶体管的物理尺寸。不过随着器件尺寸不断逼近物理边界，单纯依靠缩小空间尺度获取性能增益的发展模式遇到瓶颈。
华为跳出传统的发展路径，提出“向时间挖掘性能潜力”的创新思路。芯片完成运算任务时，除计算环节本身，大量时间会消耗在数据传输与等待环节。
韬定律的核心逻辑，就是减少数据传输路径损耗，消除计算等待，用更短的时间完成更多运算任务。
简单来说，韬定律以时间缩微取代过去行业通行的几何缩微作为半导体系统迭代的指导方向，依靠逻辑折叠等创新技术，压缩信号传输延迟，以此提升晶体管密度，推动芯片与电子系统持续迭代升级。
为落地这套理念，华为搭建起覆盖器件、电路、芯片、系统四大层级的完整协同优化架构，每一层都有对应的技术手段降低时间常数τ。
在器件层级，通过改良晶体管以及互联结构的电阻、寄生电容，从物理根基降低器件本身带来的时间损耗；电路层面，逻辑折叠技术打破传统平面电路布局的局限，缩短关键信号线路，减少电路负载，同步拉高晶体管密度与电路运行效率。
芯片设计环节，打通软件、架构、芯片三者的协同设计链路，结合实际业务负载精细调度数据流与指令流，增强并行处理能力，缩短整体执行耗时。
到系统层面，华为打造灵衢总线，重构计算互联协议，完成超节点统一内存编址，进一步削减系统内部通信产生的时延开销。
按照华为给出的技术规划，到2031年，基于韬定律打造的高端芯片，晶体管密度可以达到等效1.4纳米制程的水准，在不单纯依赖极致光刻工艺的前提下，实现芯片综合能力的进阶突破。
