活动预告 | 为RISC-V而来：功耗更准，验证更快

点击蓝字 关注我们

英诺达本次参展将带来三大核心展示，围绕"让RISC-V芯片更低功耗、更快验证"的主题，为现场观众呈现从RTL到系统级的端到端技术能力：

亮点一：SVS平台RISC-V SoC软硬协同验证方案

通过SVS全流程脚本便捷实现RISC-V设计的集成、移植、综合与编译操作，通过全套英诺达自研组件库，模拟真实外设环境。

英诺达SVS平台已完成Palladium Z3四机并机部署，单验证项目容量达92亿门，多个用户已在该集群上开展流片前的全芯片级验证工作。

亮点二：基于硬件仿真加速的功耗分析方案

将SVS平台与英诺达自研功耗分析工具（EGPA）深度结合，构建了仿真加速产生活动数据+精准功耗估算的解决方案。

该方案使RISC-V芯片设计者能够在项目早期即获得真实场景下的功耗数据，大幅缩短功耗分析周期、提前发现功耗风险。

亮点三：ERPE RTL功耗优化工具最新功能更新

作为英诺达EnFortius^®低功耗系列的核心工具，ERPE功耗优化工具将在本届峰会上展示其存储器门控使能逻辑优化、数据路径门控分析及优化、无用翻转和可优化功耗分析等最新功能。

丰富的统计指标与GUI交互式展示，将让现场观众直观感受ERPE在RISC-V设计中的功耗优化潜力。

诚邀莅临英诺达展台

•时间：2026年10月19日—20日

•地点：深圳会展中心（福田）

•英诺达展位：五层茶花厅，33号展位

欢迎广大RISC-V生态伙伴、芯片设计团队与行业专家莅临英诺达展台，现场交流RISC-V芯片验证与低功耗优化的技术实践与创新思路。

关于RISC-V中国峰会

RISC-V Summit China 2026将于2026年10月18日至20日在深圳会展中心（福田）隆重举行。本届峰会是全球开源硬件与RISC-V生态的年度盛会，预计吸引3,600+线下专业观众、450+参展商及研究机构参与，并覆盖800,000+线上行业人群。