点击蓝字 关注我们
随着RISC-V在AI加速、智驾SoC、数据中心等高性能场景的快速渗透，芯片规模与复杂度持续攀升，"如何在硅前阶段完成高效验证与精准功耗评估"已成为RISC-V设计者面临的共同挑战。英诺达此次带来的三大方案，正是围绕这一核心痛点给出的系统性回答。
基于硬件仿真的功耗分析
峰会上，英诺达还重点展示了SVS硬件仿真加速平台与EGPA门级功耗分析工具深度结合的功耗分析方案。传统功耗分析依赖网表级后仿波形获取真实信号活动，但对于数亿门乃至数十亿门规模的RISC-V SoC而言，完整的网表后仿往往耗时数周甚至无法完成，导致功耗评估严重滞后于设计进度。
英诺达的方案使RISC-V芯片设计者能够在项目早期即获得真实场景下的功耗数据，将功耗分析周期从"周级"缩短至"天级"，提高功耗分析效率：
1.由SVS硬件仿真平台运行真实业务负载，快速生成大规模、高覆盖率的信号活动数据；
2.借助英诺达自研的波形重放技术（WaveformReplay®），将RTL级波形映射至网表级功耗计算，无需等待漫长的后仿；
3.EGPA在门级完成高精度功耗估算，并支持多电压域、峰值功率、时钟门控效率等全维度分析。
功耗优化方案升级
峰会期间，英诺达的ERPE低功耗设计优化工具发布了最新功能，将功耗优化从传统时钟路径进一步拓展至芯片设计中的更多功耗盲区。
ERPE基于英诺达独创的DRA（深度可达性分析）算法，通过ODG（可观测性驱动门控）与SDG（稳定信号驱动门控）两种方式，在RTL阶段自动识别跨时钟周期的门控机会，并生成可直接复用的Verilog修改建议，帮助设计师显著降低芯片动态功耗。此次，ERPE新增五大核心能力：
•非时钟路径对象检查：支持多路选择器、加法器、除法器等运算单元的功耗优化分析，使非时钟路径也能进行功耗优化；
•存储器单元检查：自动识别存储器各引脚类型并报告可靠性，输出存储器门控优化方案；
•寄存器复位引脚检查：支持寄存器reset引脚的优化检查，挖掘更多面积与功耗双重优化机会；
•基于波形的浪费翻转检测：精确定位MUX、触发器、存储器上的无效数据翻转（RDT）与无效时钟翻转（RCT）；
•随机波形功耗优化建议：无真实波形时也能通过设置信号翻转率（SA）生成随机波形，快速排查优化点。
持续深耕，与RISC-V生态共成长
从RTL级功耗优化到系统级硬件仿真，再到硬件仿真与功耗分析的协同，英诺达为RISC-V芯片设计者提供从设计到验证成熟的工具链支撑。未来，英诺达将继续围绕RISC-V等高性能芯片设计的真实痛点，持续迭代产品与服务，为中国半导体产业提供更高效、更易用的EDA解决方案。
关于英诺达
英诺达（成都）电子科技有限公司是一家由行业资深人士创立的本土EDA企业，公司坚持以客户需求为导向，帮助客户实现价值跃升，为中国半导体产业提供卓越的EDA解决方案。公司的长期目标是通过EDA工具的研发和上云实践，参与国产EDA完整工具链布局并探索适合中国国情的工业软件上云的路径与模式，赋能半导体产业高质量发展。公司的主营业务包括：EDA软件研发、IC设计云解决方案以及IC设计服务。
推荐阅读
10-19
10-13
09-01
