在人工智能（AI）计算需求呈爆发式增长的背景下，全球半导体制造产业正处于从平面微缩向三维立体集成与超高数值孔径极紫外光刻（High-NA EUV）演进的关键拐点。
传统的几何物理微缩收益递减，且在 2nm 及以下逻辑节点与高密度存储器制造中，光刻机焦深（Depth of Focus, DoF）极限与光子随机性缺陷（Stochastic Defectivity）成为阻碍芯片良率与性能提升的核心瓶颈。
为了攻克这一行业共性难题，半导体设备巨头泛林集团（Lam Research）与纳米电子及数字技术研究中心比利时微电子研究中心（imec）拓展了其战略合作，将研发重点聚焦于 High-NA EUV 干式光刻胶（Dry Photoresist）技术的商业化验证及三维（3D）芯片集成工艺的全面攻关。
这一合作标志着先进半导体制造正加速从单一光学显微缩放，迈向 “材料 - 薄膜沉积 / 刻蚀 - 架构” 深度协同（DTCO/STCO）的技术新范式。
High-NA EUV 干式光刻胶：突破传统光刻物理极限的核心机制
随着光刻波长缩短至 13.5nm 且数值孔径提升至 0.55，传统湿法化学放大光刻胶（CARs）面临严重的物理失效。由于极紫外光子能量极高但光子通量稀缺，光子在光刻胶薄膜内部的随机分布会导致严重的线边缘粗糙度（LER）以及桥连与断裂缺陷。
此外，传统湿法涂布与显影过程中，液体的表面张力会在高长径比纳米结构中产生巨大的毛细管力，引发严重的图形倒塌（Pattern Collapse）。
泛林集团推出的 Aether® 干式光刻胶技术，通过气相沉积与干式等离子体显影重构了光刻胶的成膜与图案化物理过程。该技术采用极小尺寸的前驱体分子（约 2.5 Å），在真空环境下通过化学气相沉积（CVD）形成高度均匀的金属氧化物抗蚀薄膜（MOR）。
由于金属元素对 EUV 光子具有极高的吸收截面，干式光刻胶大幅提升了光子捕获效率，从而降低了光刻机的曝光剂量需求，提高了单位时间内的晶圆产出。同时，在显影阶段，该工艺采用全干式等离子体显影取代传统液体溶剂冲洗，完全消除了毛细管力引发的图形倒塌风险。
在 imec 的高规格研发验证中，Aether 干式光刻胶已取得了多项具有里程碑意义的成果。在逻辑芯片领域，imec 已完成该技术在 2nm 及以下节点、28nm 节距（Pitch）后段互连（BEOL）的直接写入印刷认证。该工艺成功消除了原本需要多次曝光的复杂多重图案化（Multi-patterning）步骤，显著简化了工艺流程。在更激进的 20nm 节距钌（Ruthenium）直接金属刻蚀测试中，双方利用单次曝光 High-NA EUV 实现了完全无缺陷的图形转移，其中对桥连敏感的测试结构达到 100% 的电气良率，断裂敏感结构良率超过 90%。
此外，该技术已成功被全球领先的存储器制造商选为最先进 DRAM 量产的记录生产工具（Tool of Record），并由 IBM 在 Albany NanoTech 复合体验证了其在 28nm 和 26nm 节距铜双双达玛席互连中的超高良率。为了保障商业化落地，泛林集团还联合 Entegris 与 Gelest 构筑了前驱体材料的双源供应生态。
3D 集成与先进架构：突破物理屏障的多维攻坚
除了在光刻图形化领域的突破，泛林集团与 imec 的战略合作进一步延伸到了支撑 AI 高性能计算所需的三维（3D）芯片集成与异质封装领域。随着平面晶体管微缩放缓，通过 3D 堆叠提高存储密度与传输带宽成为延续摩尔定律的核心路径。
三维集成的关键制造难点在于极高长径比结构下的材料去除与薄膜沉积应力控制。在 3D DRAM 及新型异质架构中，深孔与深槽的刻蚀极易出现形变与边缘粗糙度劣化。泛林集团将其高长径比干法刻蚀（HAR Etch）及特种薄膜沉积技术与 imec 的先进芯片集成基础设施相结合，攻克了厚介质层沉积过程中的应力积累难题，避免了多层晶圆堆叠时的结构变形与剥离。
同时，等离子体切割技术的引入取代了传统机械切割，大幅降低了芯片边缘微裂纹的产生，保障了异质集成芯片在复杂应力环境下的机械稳定性与长期可靠性。这些工艺攻坚直接服务于下一代 GAA 纳米片晶体管与 CFET 架构的商业化探索，为高带宽、高密度的 3D DRAM-on-GPU 堆叠架构提供了可制造性支撑。
产业演进与深层影响：设备格局重构与制造经济学
泛林集团与 imec 的扩大合作对半导体产业链产生了深远的影响。最显著的产业变革在于前道设备厂商权能边界的重塑。在传统半导体图案化链条中，光刻胶的涂布与显影完全由湿法涂胶显影一体机（Track）垄断。
干式光刻胶技术的成熟，使光刻前的成膜过程演变为气相沉积（CVD/PEALD），光刻后的显影过程演变为干式等离子体刻蚀。这种技术路径的变化直接将部分原属于 Track 设备的工艺工序转移到了真空沉积与刻蚀设备上，显著提升了泛林集团在先进节点前道设备市场（WFE）中的份额与价值量占比。
在 High-NA EUV 的制造经济学方面，ASML 的 0.55 NA 光刻设备单机成本高昂，且焦深窗口急剧缩小。干式光刻胶凭借极薄且高度均匀的膜厚控制能力，完美契合了 High-NA EUV 的窄焦深要求。
通过将干式光刻胶与 High-NA EUV 结合，芯片制造商能够在 28nm 甚至 20nm 节距下实现高良率的单次曝光直接图案化。这种单次曝光能力消除了极为繁琐的多重曝光步骤，不仅降低了对光刻机曝光 Pass 次数的占用，大幅提升了晶圆厂的实际吞吐量，还降低了整体工艺的总体拥有成本，使得 sub-2nm 逻辑与先进 DRAM 的大规模量产在经济上成为可能。
面对 AI 计算带来的 “内存墙” 与能效挑战，干式光刻胶与 3D 集成工艺的结合，为高密度、高带宽存储器的扩产提供了技术保障。此外，在环保监管日益趋严的背景下，干式光刻胶工艺放弃了传统湿法显影中庞大的化学溶剂使用，且完全不含难以降解的全氟和多氟烷基物质（PFAS），将原材料消耗缩减了近一个数量级。这不仅帮助芯片制造商降低了运营成本，还使其在面对环境法规时具备了更高的合规安全边际。
结论
泛林集团与 imec 深化战略合作，不仅是一次技术研发资源的强强联合，更是半导体制造行业在物理极限时代寻求范式转移的必然选择。干式光刻胶技术有效弥合了 High-NA EUV 光学缩放与材料物理极限之间的裂隙，解除了光子随机性缺陷与图形倒塌对先进节点的封锁。
同时，双方在 3D 集成、高长径比刻蚀及次世代晶体管架构上的全方位协同，为突破 AI 算力瓶颈提供了兼具技术可行性与经济合理性的制造方案。随着这一系列前沿工艺从实验室走入高容量制造工厂，全球半导体产业将在后摩尔时代建立起以材料、刻蚀与架构深度融合为核心的新型竞争格局。
