为什么英伟达要把光纤直接“种”进 GPU 里？

核心摘要  |  EXECUTIVE SUMMARY

每当英伟达或台积电公布底层光互连突破，光通信投资圈总会掀起一场灵魂拷问：“一旦光引擎被直接封进芯片里，传统可插拔光模块三巨头‘易中天’（新易盛、中际旭创、天孚通信），是不是再过两年就要‘下凡’被颠覆了？” 2026 年 10 月 13 日，英伟达研究院首席研究科学家尼古拉·内多维奇（Nikola Nedovic）在旧金山 SEMICON West 2026 大会上正式亮出酝酿四年的技术王牌——下一代共封装光学原型 OOI（Optics-on-Interposer，中介层上集成光学），并同步演示了单纤 256 Gb/s（8 波长 × 32 Gb/s + 1 时钟） 的微环密集波分复用（DWDM）架构。

为什么刚在交换机上量产第一代 CPO 的英伟达，这么快就要把光引擎越过有机基板、直接“种”进承载 GPU 与 HBM 的硅中介层里？答案藏在物理极限账本中：一方面，板边可插拔光模块电损耗高达 22 dB、能耗达 10–21 pJ/bit（1.6T 功耗 30 W），而 OOI 通过 7nm EIC / 65nm PIC 3D 混合键合 直插硅中介层，将电接口能耗压至 0.25 pJ/bit、含外置光源全链路总能效锁在 3.5 pJ/bit；另一方面，机柜内 GPU 直连（Scale-Up）的 NVLink 带宽在 2026 年 Vera Rubin 与 2027 年 Rubin Ultra 上罕见地连续两年停滞在 3,600 GB/s，撞上“铜互连四堵高墙”，倒逼 2028 年 Rosa Feynman 全面切换为 NVLink 8 CPO，构建 1,152 颗 GPU 全光直连的 Kyber NVL1152 超算。穿透时间、空间与结构可见：“两年内颠覆光模块”并不成立——1.6T 可插拔将在 2026–2028 年统治超 90% 份额，CPO 真正迎来 50.6% 拐点要到 2029 年 3.2T 世代；而 Scale-Up 光互连更是从 0 到 1 替代铜缆的纯增量，正推动产业价值向 台积电 COUPE、天孚通信 FAU 耦合（单机 ≥ 7,000 美元） 与 ELSFP 外置光源模块 加速集聚。

核心洞察摘要：工程破局（3.5 pJ/bit）、市场现实（>90% 可插拔份额）与价值重构（单台 ≥ $7,000）

一、跳过基板、直插硅中介层：什么是英伟达刚刚亮出的 OOI 光学？

不妨先把一颗顶级 AI 芯片想象成一座寸土寸金的“摩天大楼”：核心办公区是GPU 计算核心，紧挨着它的是HBM 显存；台积电用CoWoS 封装在它们脚下垫了一层仅100 微米厚（约一根头发丝直径） 的“高架桥广场”——硅中介层（Silicon Interposer）；其下是用树脂和铜线做的“水泥地基”——有机封装基板（Substrate）；最外圈才是服务器主板（PCB）。理解这三层结构，就能看懂数据中心光互连的三次空间大跨越：

▪  第一阶段：板边可插拔光模块（好比“去几十公里外的郊区火车站坐车”）

在 800G/1.6T 时代，电信号从硅中介层向下穿透有机基板，再沿主板长铜线狂奔至面板边缘的可插拔光模块。超高频下全路径电损耗高达 22 dB（超 99% 能量衰减），模块内必须塞入高功耗 DSP 与重定时器（Retimer），导致单比特能耗达 10–21 pJ/bit（800G 端口功耗 14–17 W，1.6T 高达 30 W 以上）。

▪  第二阶段：第一代基板级 CPO（好比“把车站搬到大楼一楼院子里”）

2026 年量产的英伟达 Quantum-X / Spectrum-X Photonics 与博通Bailly 交换机，将光引擎贴装在芯片外围的有机封装基板上，砍掉主板长铜线和模块 DSP，电损耗从 22 dB 暴降至 4 dB，1.6T 功耗从 30 W 砍至 9 W（能效约 5 pJ/bit）。但受限于有机基板粗间距（Pitch），芯片边缘每毫米带宽（海岸线密度）受限，只能在基板外围摆一圈光引擎，这在四周被 8–16 颗 HBM 围死的 GPU 上根本行不通。

▪  第三阶段：英伟达 OOI 中介层集成光学（好比“把高铁站修在二楼连廊里”）

内多维奇在 SEMICON West 2026 展示的 OOI（Optics-on-Interposer） 原型，直接跳过有机基板，把 3D 光引擎“种”在 GPU 与 HBM 所在的硅中介层表面！ 借用与 HBM 同源的微米级细间距硅布线平层直达，电接口能耗骤降至 0.25 pJ/bit（实测0.190–0.297 pJ/bit），边缘带宽密度突破> 1 Tbps/mm！

图 1：从“板边插拔”到“硅中介层直连（OOI）”——AI 算力光互连的三次空间跨越与底层三大工程突破

破解“海岸线悖论”：英伟达四年（2022–2026）磨一剑的三大底层黑科技

硅中介层边缘受光刻掩模版尺寸限制极窄，如何用极少数光纤吞吐海量带宽？英伟达研究院用四年打磨出三大创新：

1. 3D 垂直混合键合（7nm 电芯片 + 65nm 光芯片）： 将跑高速逻辑的7nm FinFET 电芯片（EIC） 与造波导/微环最成熟的 65nm 硅光芯片（PIC） 通过混合键合垂直焊死，消灭微凸块寄生电容，使32 Gb/s NRZ 接收机能效降至 0.416 pJ/bit（ISSCC/VLSI 2026）。

2. “慢而宽”电接口 + 微环“8 数据 + 1 时钟”DWDM： 抛弃庞大的 MZI 调制器与高耗电 PAM4 DSP，换用微米级微环谐振器（MRR）。单根光纤同时跑8 波长 × 32 Gb/s NRZ = 256 Gb/s（专利US 2024/0385381 A1 更储备了单纤双向微环技术），并用第 9 个波长随路发送光学时钟（8 Data + 1 Clock），一举砍掉每通道独立的 CDR 电路。

3. “循环移位”动态微环波长锁定： 微环极怕热，GPU 发热会导致谐振波长漂移。英伟达在 ECOC 2026 提出“循环移位（Cyclic Shift）”算法——不靠加热器硬拉温度，而是让 1 号微环顺势锁住偏移后的 2 号波长、2 号锁 3 号，在数字层重映射对齐，实测跑出 2.78 pJ/bit 链路能效，将 OOI 全链路总能耗锁在 3.5 pJ/bit（模块内耗散仅1.5 pJ/bit + 外置激光源 2.0 pJ/bit）。

图 2：英伟达 OOI 技术栈与传统可插拔光模块、第一代基板级 CPO 及英特尔 OCI 芯粒的端到端能效（pJ/bit）与链路插入损耗（dB）量化对比

二、卡在 3,600 GB/s 的“铜线四堵墙”：为什么 2028 年 Feynman 必须全光互联？

既然第一代 CPO 今年刚在交换机上量产，英伟达为何急着亮出 OOI？关键在于区分两个通信世界：Scale-Out（跨机柜横向网络）与Scale-Up（机柜内 GPU 纵向直连，即 NVLink 域）。2026 年上市的所有 CPO（Quantum-X / Spectrum-X Photonics、博通 Bailly）100% 仅用于 Scale-Out 交换机，而 Scale-Up 域至今仍是全铜线天下。

然而，从 2016 年 Pascal（160 GB/s）到 2026 年 Vera Rubin（NVLink 6，3,600 GB/s）一直保持每代翻倍的 NVLink 单卡双向带宽，在 2027 年 Vera Rubin Ultra（NVLink 7）上罕见地停滞在 3,600 GB/s，一分钱没涨！ 因为铜线彻底撞上了“四堵高墙”：

▪  距离墙： 超高频电信号跨出2–3 米（单机柜物理边界） 即严重衰减崩溃；

▪  功耗墙： 铜线高耗电 SerDes 推动单机柜功耗逼近 600 kW，迫使机房引入800V HVDC 高压直流配电；

▪  延迟墙： 加装电重定时器（Retimer）带来的数纳秒延迟，会在万亿参数 MoE 模型的 All-to-All 通信中拖垮集群；

▪  空间与良率墙： 单柜 72–144 颗 GPU 背部已塞不下数千根粗硬同轴铜缆（Vera Rubin 被迫改为刀片旋转 90 度 + 高密 PCB 背板，Kyber 超高多层背板更面临严峻良率挑战）。

图 3：Scale-Up 撞上“铜互连四堵墙”——NVLink 在 3,600 GB/s 触顶停滞与英伟达 2024–2028 四代路线图全面转向 NVLink 8 CPO

对照英伟达 GTC 路线图，2028 年 Rosa Feynman 平台正式将纵向网络命名为“NVLink 8 CPO”，用全光互连将8 台 Kyber NVL144 机柜融合成1,152 颗 GPU 直连的Kyber NVL1152 超级计算机！这勾勒出清晰的“三步走”战略：2026H2 交换机 Scale-Out CPO 率先出货创收 → 2027 Rubin Ultra 完成 Scale-Up 光学工程攻关 → 2028 Feynman 全面铺开 GPU 级 Scale-Up 全光互连。

三、怕热的激光器装在哪？台积电 COUPE 底座与三大巨头路线对决

把光引擎种进千瓦级 GPU 的硅中介层，必须闯过热串扰（需 70nm 塑封隔热层 + 光源外置）、复合封装良率（早期 CPO 回流焊良率曾低至 9%，需晶圆级 CP/FD 测试确保 100% 已知合格裸片 KGD 才能与数万美元 GPU 合封）与亚微米级光纤耦合（FAU）三大鬼门关。

图 4：工程鬼门关：硅中介层上的一把火——热串扰、复合良率大考与亚微米级盲插耦合三大挑战及工程解法

支撑这一跨越的代工底座，正是台积电 COUPE（紧凑型通用光子引擎）。台积电利用SoIC-X 无凸块混合键合将 7nm EIC 与 65nm PIC 垂直键合，工程良率已突破 99%，垂直光插损降至1.2 dB（2026 底 SoIC 月产能扩至 3–4 万片，2028 年 PIC 月产能达 2.5 万片），并按可插拔（2025）→ 基板级 COUPE on Substrate（2026H2 量产，5 pJ/b，获英伟达与博通 Tomahawk 6 采用）→ 中介层 COUPE on Interposer（对应 OOI，2 pJ/b）三阶段推进。

图 5：晶圆级制造底座与三大巨头路线对决——台积电 CoWoS+COUPE 三阶段演进及英伟达 OOI vs. 英特尔 OCI vs. 博通 CPO 核心分歧

横向对比三大巨头可见：在调制架构上，英伟达 OOI 与英特尔 OCI 双双抛弃 PAM4 DSP，一致倒向“8 波长 DWDM × 32 Gb/s NRZ + 微环 MRR”；但在“激光器放哪”上截然相反——英特尔 OCI 依托自有 Fab 11X 产线坚持将 InP 激光器直接焊在硅光芯片内部；而英伟达 + 博通 + 台积电联盟 则认为在超 1,000W 的 GPU 旁集成怕热的激光器风险过高（一颗激光器光衰就会报废数万美元 GPU），坚定采取光电分离、将 CW 激光器置于机箱面板可插拔外置光源模块（ELSFP）的务实路线。

表 1：三大巨头 XPU 光互连与 CPO 交换机底层技术路线及激光源工程哲学横向对标

四、“易中天”再过两年要下凡？穿透 1.6T 黄金期、Scale-Up 纯增量与供应链重估

回到开篇的核心悬念：台积电用 CoWoS + COUPE 封装光引擎，会让“易中天”在两年内被去中介化颠覆吗？从时间、空间与结构三笔账来看，答案是否定的：

图 6：高速光互连技术渗透率预测与产业链核心财务指标——1.6T 可插拔主导 2026–2028 放量，CPO 在 2029 年 3.2T 世代迎来 50.6% 拐点

1. 时间账（2026–2028 是 1.6T 可插拔超 90% 统治力的暴利兑现期）： 2026Q1 全球光模块单季销售冲上 100 亿美元（同比 +90%），2026 上半年中际旭创、新易盛、天孚通信三家合计归母净利润高达 223.84 亿元！定量预测显示，即便到2029 年，800G 与 1.6T 端口中可插拔光模块仍占据 97.1% 与 90.5% 的绝对统治地位；CPO 真正迎来过半数拐点（50.6%）要等到 2029 年的 3.2T 世代。

2. 空间账（Scale-Up CPO 抢的是铜缆的锅，而非光模块的碗）： 机柜内 Scale-Up 原本 100% 用铜缆（光模块用量为零）。2028 年 Feynman 导入 NVLink 8 CPO，是从 0 到 1 砸碎铜线、开辟百亿美元级纯增量市场（TrendForce 预测 2026 全球 AI 光模块增 57% 至 260 亿美元，2030 年 CPO/NPO 将突破 390 亿美元）。

3. 结构账（“易中天”生态位分化与上游卖方市场卡位）：

表 2：后可插拔时代（CPO / OOI）全球与中国光通信产业链核心环节价值迁移与定量锚点

展望 2026–2029 年，产业界与投资人只需紧盯四个硬核路标：（1）2026Q4–2027 年交换机 CPO 与国产 ELSFP 模块的量产斜率；（2）2027 年 Rubin Ultra 向 Kyber 演进时 NVLink 8 CPO 封装标准的冻结；（3）台积电 COUPE 在千瓦级 GPU 上的 KGD 复合良率（>99%）与热锁定表现；（4）2028–2029 年 3.2T 世代“可插拔 vs. CPO/NPO”的真实份额交锋。