从Ascend 910D看芯粒创新，半导体行业将迎重大变局

电子发烧友网报道（文/黄山明）随着芯片制程工艺向更先进节点推进，如从7nm迈向5nm，再到3nm，物理层面的技术瓶颈愈发凸显，这使得行业在 2025 年中期将目光更多地投向先进封装技术，以维持芯片性能的提升。在此背景下，无论是深耕行业多年的老牌企业，还是新入局的创新力量，都积极推出基于先进封装理念的产品与方案，以此作为提升计算能力的关键路径。

今年6月华为凭借Ascend 910D这款基于芯粒的AI处理器设计引发全球关注。华为为这款四核芯粒的AI芯片申请专利，其目标十分明确，即在AI芯片领域，借助先进封装技术，绕开因美国制裁导致的尖端光刻技术受限困境，进而与行业领军者英伟达的顶级GPU一较高下。

据TrendForce分析，Ascend 910D创新性地将四个相同的芯粒整合于同一封装内，这一架构设计与英伟达的多芯片Rubin GPU架构有着异曲同工之妙。从内部连接方式来看，华为采用桥接式互连技术，类似于台积电的CoWoS-L或者英特尔的EMIB/Foveros方案，摒弃了传统大型硅中介层的设计。

这种设计如果能够成功实现量产与商用，将帮助华为巧妙规避部分美国制裁措施，通过整合多个技术成熟但并非最先进制程的芯片，构建出性能强大的计算模块。不过，该设计也面临诸多挑战，分析师指出，若将四个计算芯粒与16层堆叠的HBM纳入考量，Ascend 910D的总硅面积预计将超过4000平方毫米，这几乎达到单个极紫外光罩面积的五倍，对当前先进封装技术的尺寸限制与集成度提出了极高要求。但这一尝试也充分展现出中国企业在半导体领域面对外部压力时，利用先进封装技术实现弯道超车的决心与实力。

以关键的芯片键合设备供应商Besi为例，其相关报告指出，随着数据中心、人工智能等以数据为核心的应用场景快速增长，加之传统摩尔定律逐渐触及物理极限，“基于2.5D和3D芯粒的晶圆级结构应用正加速普及”。Besi 首席执行官强调，无论是逻辑芯片领域的客户，还是存储器芯片制造商，都在积极转向芯粒架构设计，这一转变直接带动了对高密度凸点、混合键合以及晶圆堆叠等先进封装解决方案的强劲需求。

受此趋势影响，Besi对其长期销售业绩预测进行了大幅上调，彰显出对先进封装市场未来发展的高度乐观态度。实际上，AMD、英特尔等行业巨头早已推出内置多个芯片的产品，比如高端PC CPU中集成计算芯粒与I/O芯粒；而台积电和三星等晶圆代工龙头，也凭借CoWoS、InFO、X-Cube、I-Cube等复杂封装服务，为HBM存储器与AI加速器芯粒的集成提供技术支撑，进一步推动了先进封装技术在行业内的落地应用。

在中国，先进封装产业链上下游企业正积极开展协同创新。4月，光力科技半导体装备板块全资子公司光力瑞弘电子科技有限公司（ADT）与锐杰微科技（郑州）有限公司（RMT）签署战略合作协议，双方围绕先进封装的磨切领域进行深度合作，搭建起“需求牵引、技术攻坚、产业验证”的协同创新联盟框架，致力于打造国产全自动化先进封装研发生产平台，推动从材料表征、设备优化、工艺验证到应用闭环的全流程创新。

3月，西交利物浦大学与深圳市华芯邦科技有限公司达成合作，共同成立西交利物浦大学——华芯先进半导体校企联合研究院，聚焦后摩尔时代先进微电子领域的多个核心方向，包括人工智能芯片感存算一体材料器件架构及电路、高精度高性能传感芯片材料与核心工艺等，其中面向 AI 计算与物联网的异构集成先进封装技术成为重点攻关领域之一。通过整合高校的科研优势与企业的市场、产业经验，加速科研成果转化，助力中国半导体产业突破卡脖子技术瓶颈。

在国际上，英特尔为推动其代工业务发展，积极携手EDA和IP伙伴，确保相关异构设计工具、流程、方法及可重复使用的IP块针对其EMIB（嵌入式多芯片互连桥接）先进封装技术完成启用与资格认证。Ansys、Cadence、Siemens 和 Synopsys 等行业知名企业已宣布为英特尔 EMIB 技术提供参考流程，涵盖热完整性、电源完整性、机械可靠性验证，以及数字和定制 / 模拟流程等多个方面，为客户利用该技术进行产品设计与开发提供便利，进一步完善了英特尔在先进封装领域的生态布局。

小结

当前，先进封装与芯粒创新已成为全球半导体行业在应对技术瓶颈与复杂市场环境下的关键发展方向，国内外企业、科研机构以及政府部门多方协同发力，有望推动该领域持续取得突破，重塑半导体产业竞争格局。

资讯配图