去耦电容和旁路放置指南

电子技术设计 2025-08-31 13:10
资讯配图

电源完整性问题通常从电源的角度来看,但同样重要的是观察集成电路的输出。旁路和去耦电容旨在补偿PDN上看到的电源波动,这确保了信号水平的一致性和集成电路的电源/地脚上看到的恒定电压。我们汇编了一些重要的旁路和去耦电容设计指南,以帮助在下一个PCB中成功使用这些组件。在这篇博客中,我们将讨论旁路电容与去耦电容的区别。

两个相关的电源完整性问题

去耦电容和旁路电容用于解决两种不同的电源完整性问题。尽管这些电源完整性问题相关,但它们以不同的方式表现出来。首先要注意的是,用于电源完整性的“去耦电容”和“旁路电容”这些术语是用词不当;它们并不去耦或旁路任何东西。它们也不会将“噪声”传递到地面;它们只是随着时间的推移充电和放电,以补偿噪声波动。这些术语指的是这些电容作为电源完整性策略的一部分的功能。

首先,考虑去耦电容。通常认为,PCB去耦电容的放置目的是为了确保电源轨/平面与地平面之间的电压在低频电源噪声、PDN上的振铃以及PDN上的任何其他电压波动中保持恒定。当去耦电容放置在电源和地平面之间时,它与平面并联,这增加了总PDN电容。实际上,它们补偿了不足的层间电容并降低了PDN阻抗,使得PDN电压中的任何振铃都被最小化。

现在考虑旁路电容。它们也旨在维持PDN和驱动IC内的恒定电压,但它们补偿的电压是输出引脚与PCB接地平面之间的电压。尽管它们被放置在电源引脚和IC上的接地连接之间,但它们执行的功能不同,即对抗电容至地的反弹。当数字IC开关时,键合线、封装和引脚中的寄生电感会导致驱动器输出与地之间的电压增加。旁路电容输出一个与地反弹电压相反的电压,理想情况下导致总电压波动总和为零。
资讯配图
电路模型描述了旁路电容对地弹的功能。

在上述模型中,存在一个闭环,其中包括旁路电容(CB)和IC封装/地面连接上的杂散电感L1。请注意,地面弹跳电压 V(GB)是在输出引脚和地面平面之间测量的。其余的电感都是寄生元件,这些寄生元件影响旁路电容补偿地面弹跳的响应时间。在理想模型中,旁路电容看到的电压将补偿由杂散电感L1在切换过程中产生的地面弹跳电压。

旁路电容放置指南

如果观察电容器对地反弹的方式,应该很明显知道在哪里放置旁路电容器。由于上述电路模型中的寄生电感,旁路电容器应尽可能靠近电源和地线引脚放置,以最小化这些电感。这与在许多应用说明和元件数据表中找到的建议是一致的。

还有另一个需要考虑的方面,与寄生电感有关,那就是连接到IC的方式。不应该从电容器引出一条短的走线到IC引脚,而应该通过过孔将电容器直接连接到地线和电源平面。在这种布局中,确保遵守焊盘和走线间距要求。
资讯配图
典型的旁路电容器靠近IC的放置位置。

为什么会这样?原因是地/电源平面布局(只要平面在相邻层中)将具有非常低的寄生电感。实际上,这是板中寄生电感的最低来源。如果能将旁路电容器放置在板的底面,可能能实现更好的布局。

去耦电容设计指南

在确定了PCB去耦电容的大小之后,需要在某个位置放置它,以确保它能够补偿输入电压的波动。实际上,最好使用多个电容器,因为它们将并联排列,这种并联排列将提供更低的有效串联电感。

旧的指南可能会告知可以在电路板上的任何地方放置它们。然而,请小心,因为这可能会增加去耦电容器与目标IC之间的寄生电感,从而增加PDN的阻抗和对EMI的敏感性。相反,对于具有快速边沿速率的IC,应该将它们放置得更靠近目标IC。下面的图片展示了一个典型的旁路和去耦电容器在IC附近的放置方式。这是高速电路的一个最佳布局,因为所有信号路径上电容器与IC之间的寄生电感将非常低。
资讯配图
典型的去耦电容和旁路电容放置。

请注意,这是一个侧视图,显示了一种看似奇怪的焊盘排列,但是平面之间和表面层之间的连接是重要的点。将信号线路回路引入内层而不是表面层,可以将环路电感降到最低。

在建模PDN阻抗时要小心

请记住,PDN的阻抗决定了PDN上任何瞬态电压振荡的大小(在电源和地之间测量)。然而,旁路电容器也连接在电源和地之间,所以它们也是PDN的一部分!旁路和去耦电容器的放置,以及寄生电容和寄生电感,将共同决定PDN的阻抗谱,创建一个复杂的共振和反共振结构。

虽然可以在网上找到一些PDN优化工具,但它们假设所有寄生电路元件为零,这与现实不符。在电路模型中,如何排列去耦/旁路电容器(从小到大或从大到小)并不重要。在真实布局中,寄生效应很重要(如上所述),特别是对于高速/低电平IC。

作者 Zachariah Peterson,来源:Altium
资讯配图

声明:内容取材于网络,仅代表作者观点,如有内容违规问题,请联系处理。 
Copyright © 2025 成都区角科技有限公司
蜀ICP备2025143415号-1
  
川公网安备51015602001305号