先进封装EDA：国际Top 3 vs. 国产Top 3

半导体产业正在经历一场设计-制造-封测的思维范式转变，高性能计算芯片的设计正在从单纯追求晶圆加工工艺的先进性转向兼顾先进工艺和先进封装，性能优化也从单芯片逐渐往芯片-系统级优化转变。相应地，EDA工具也开始从传统单芯片设计工具转向多芯粒集成和互联的先进封装EDA。

在先进封装EDA这一新兴技术领域，国产EDA厂商相比国际巨头的差距比传统EDA领域要小的多，国内先进封装产业的快速发展也为国产EDA的发展带来了前所未有的机会。本文尝试对在先进封装领域处于领先水平的国际EDA厂商和国产EDA厂商进行简要介绍和对比分析，希望对EDA感兴趣的朋友有所帮助。

一、从传统单芯片EDA到多芯粒集成先进封装EDA

传统的单芯片设计EDA工具专注于采用同一个晶圆加工工艺的单裸片设计，而针对多芯粒的先进封装EDA 则解决了将多个（通常是异构的）裸片集成到单个封装中的复杂性。二者的关键区别在于设计范围从2D片上设计转向涉及多个物理领域的3D系统级设计。

过去40年来，EDA设计工具从简单的晶体管级功能设计发展到从芯片到系统的异构集成设计，需要考虑的因素涉及功能、时序、功耗、可靠性，以及散热和机械压力等多物理场仿真。

单芯片EDA与多芯粒EDA设计的主要区别归纳如下。

从单片SoC 到多芯片系统的转变从根本上改变了 EDA 要求。传统的 EDA 工具专注于单芯片优化，无法应对异构集成带来的复杂性。这促使国际和国内EDA 供应商开发新的解决方案，包括：

• 在整个系统中使用统一的数据模型。

• 集成多物理场分析以仿真复杂的交互。

• 支持系统级布局规划和分区。

• 实现对多样化异构数据的高效管理。

• 提供可扩展且可靠的多芯片签核方法。

二、国际Top 3：Synopsys-Cadence-Siemens EDA

在全球市场上，国际EDA三巨头——新思科技（Synopsys）、Cadence和西门子EDA在先进封装领域也早有布局。这三家公司的先进封装EDA技术和产品策略各有优势，下面从核心技术、产品布局、战略重心等角度归纳总结，供感兴趣的朋友参考。

新思科技（Synopsys）

新思科技在先进封装EDA领域的核心竞争力体现在其统一平台、AI驱动的优化和深厚的行业生态合作上。其核心产品是 3DIC Compiler，该平台提供了一套完整的解决方案，用于解决2.5D、3D和多芯片系统设计的复杂挑战。 

3DIC Compiler 统一数据模型：该平台基于统一的数据模型，将架构探索、设计、实现、分析和签核等多个阶段集成到单一环境中。这解决了传统上使用分散工具和流程所带来的效率低下和不收敛问题。

AI驱动的优化引擎：利用 Synopsys.ai 技术，特别是 3DSO.ai，为多芯片系统提供自主化的AI优化。这可以提升系统性能，并解决热完整性、信号完整性以及功耗网络设计等复杂问题。

Fusion技术：通过“Fusion”技术整合了综合、布局布线和签核工具，实现了共享引擎。这有助于在整个流程中更快地收敛，从而提升性能、功耗和面积（PPA）指标。

Ansys的物理分析整合：新思科技已与Ansys合作，将Ansys RedHawk家族的物理分析能力（包括电源、热和信号完整性）整合到3DIC Compiler中。通过Ansys的并购，新思科技进一步巩固了其在多物理场分析方面的能力。

多芯片系统解决方案：提供全面的工具和IP，支持从早期架构探索、软硬件协同验证、高效的芯片-封装协同设计，到可靠的芯片间互联，以实现快速的异构集成。  

Cadence

Cadence的先进封装EDA工具以其系统级多物理场分析和强大的跨平台协同设计能力而著称。其核心是 Integrity 3D-IC 平台，与其Allegro（封装/PCB设计） 和 Virtuoso（模拟/射频设计） 环境深度集成，提供了一个统一且高效的解决方案，用于设计和验证复杂的2.5D和3D多芯片系统。 

Integrity 3D-IC 平台： 一个高容量、统一的设计与分析平台，支持在单一环境中进行3D设计规划、实施和系统分析。该平台能够处理各种堆叠裸片系统，并与公司的其他主要EDA环境协同工作。

统一数据模型和协同设计： Integrity 3D-IC与Cadence的数字实现工具 Innovus、模拟/射频设计工具 Virtuoso 以及封装/PCB设计工具 Allegro 共享统一的数据模型和基础设施。这种无缝集成消除了传统设计流程中工具间数据转换和兼容性问题，实现了芯片、封装和PCB级别的协同设计。

Sigrity多物理场分析： Cadence的 Sigrity 技术是其在系统级分析方面的关键优势。它提供了强大的信号完整性（SI）、电源完整性（PI）和热分析能力，能够在设计早期阶段预测和解决跨芯片、封装和板级的电气和热问题。

AI驱动的自动化：Cadence正在将AI技术融入其EDA流程。例如，其 .ai 平台能够通过机器学习加速芯片设计，提高性能、功耗和面积（PPA）指标。

超精确3D电磁（EM）提取： Cadence提供先进的3D EM提取技术，用于创建高度精确的电磁模型，这对于优化高速多芯片互联至关重要。

西门子EDA

西门子（Siemens EDA）在先进封装领域的EDA工具布局是其应对异构集成和系统级设计挑战的重要一环。核心技术主要体现在其Xpedition Package Designer (xPD)、Innovator3D IC解决方案套件以及Calibre系列多物理场分析工具。

Xpedition Package Designer (xPD)：这是西门子EDA面向先进封装和2.5D异构集成的物理设计和验证解决方案。它在集成式3D环境中支持在2D和3D视图中实时编辑操作，无需特殊插件。其自动交互式草图布线技术和高速调整的自动规划与交互功能有助于满足时间和性能规范。xPD还可与Calibre验证流程集成，确保GDSII光罩签核的准确高效。

Innovator3D IC解决方案套件：该套件致力于简化异构集成式2.5D/3D-IC设计的开发、仿真与管理。它基于AI赋能的用户体验，具备强大的多线程与多核能力，支持超大规模设计。该套件包括：

• Innovator3D-IC Integrator: 用于构建数字孪生，支持设计规划、原型开发与预测分析。

• Innovator3D-IC Layout: 用于“正确建构”封装中介层与基板实现。

• Innovator3D-IC Protocol Analyzer: 用于小芯片间与裸片间接口相容性分析。

• Innovator3D-IC Data Management: 用于制程中的设计与设计数据IP管理。

Calibre 3DStress与多物理场分析：这是西门子EDA在先进封装签核层面的重要技术。Calibre 3DStress专注于解决2.5D/3D IC架构中因裸片超薄化和封装工艺温度升高导致的热机械应力与翘曲变形问题，并能提供晶体管级的精确分析。这与Calibre 3DThermal等工具共同构成了西门子的3D IC多物理场软件产品组合，是其IC数字孪生与半导体开发工作流程的基础。

客户可以根据自己特定需求来选择最合适的先进封装EDA工具。

·新思科技：若追求极致的性能与集成度，特别是在高性能计算（HPC）、AI 芯片等领域，需要处理复杂的 2.5D/3D 集成和先进工艺，新思科技的 3DIC Compiler 及其强大的 IP 生态值得重点关注。

·Cadence：若关注多物理场协同仿真和能效，设计涉及模拟/混合信号、对电源完整性、热管理有苛刻要求，Cadence 的 Integrity 3D-IC 平台和 AI 驱动工具可能更胜一筹。

·西门子EDA：若设计涉及复杂的系统级封装（SiP）或与机电系统紧密结合，尤其在对可靠性、安全性要求极高的汽车电子、工业控制等领域，西门子 EDA 凭借其数字化企业协同优势和 Calibre 的制造验证能力，能提供更全面的解决方案。

三、国产Top 3：华大九天-芯和半导体-硅芯科技

在传统EDA领域，国产EDA相比国际Top 3差距仍然很大。但是，在新兴的先进封装领域，国产EDA厂商跟国际厂商几乎在同一个起跑线上，无论技术、产品还是市场竞争力，都没有特别明显的差距。下面我们挑选三家在先进封装EDA领域比较领先的国产厂商，进行简要介绍和分析。

华大九天

华大九天作为国内 EDA 领域的领军企业，其推出的先进封装 EDA 工具 Empyrean Storm 确实展现出一定的技术实力和发展潜力。

其核心技术主要包括以下几个方面：

• 智能自动布线引擎：针对2.5D/3D 先进封装和 Chiplet 设计中高密度互联的挑战，其智能自动布线引擎支持 HBM、UCIe 等高速通信协议下多芯片的大规模自动布线。能高效处理硅基中介层（Silicon Interposer）和有机转接板（Organic RDL）工艺，实现从顶层 Micro-Bump 到底层 C4 Bump 的跨层布线。宣称能将传统工具需耗时两三个月、IO数量高达20万的 Micro-bumps与TSV跨层走线任务压缩至15天。

• 层次化编辑与3D堆叠视图：支持多 GDSII/OASIS 文件的无损导入导出及层次化编辑，突破了传统工具仅支持扁平化封装版图编辑的局限。3D堆叠视图功能使异构集成设计更加直观，便于设计师检查和优化。

• DFM（可制造性设计）与版图后处理：提供一键式智能金属哑元（Dummy）填充和泪滴（Teardrop）处理功能，以提升晶圆制造稳定性和芯片性能一致性。封装测试结构（Daisy Chain）模块可自动分析互联异常路径，帮助工程师快速定位设计缺陷。

• 无缝集成的物理验证：与华大九天自身的物理验证工具Empyrean Argus无缝集成，提供从在线 DRC 到 Signoff 级 LVS 的全流程检查，确保版图正确性。提供改版数据比对功能，可通过双版本同步透视高亮差异区域，加速设计迭代。

芯和半导体

芯和半导体在先进封装 EDA 领域，特别是在 2.5D/3DIC 的系统级 SI/PI 仿真分析、多物理场协同仿真以及与国际主流设计流程的集成方面，展现出了特色鲜明的技术实力和差异化竞争优势。

其核心技术主要围绕多物理场仿真分析能力和系统级协同设计展开，并融入了AI驱动优化：

• Metis 2.5D/3D 先进封装 SI/PI 仿真平台：这是芯和半导体针对 2.5D/3DIC 先进封装的核心仿真工具之一。它能够进行系统级信号完整性（SI）和电源完整性（PI）仿真分析。Metis 2024 版本包含了全新的SystemSI 高速电路仿真流程，并嵌入了 XSPICE 电路仿真引擎，使得用户可以便捷地核查 HBM（高带宽内存）设计的时域指标。此外，其 PIDC（电源完整性直流）仿真流程可以迅速评估整版 Chiplets 及 3DIC 的电压降和电流密度热点。

• Hermes电磁仿真平台：该平台提供了全面的 3D 结构编辑和 3D 组件加密模型的功能，支持从芯片、封装、电路板、线缆、连接器到天线等任意 3D 结构的全系电磁仿真。

• Notus多场协同仿真平台：这是一款专注于高速和高频设计中封装和电路板级协同分析的工具，能帮助用户快速识别信号、电源及温度等分布的合规性，提升设计迭代速度。它支持 SI/PI 协同分析、拓扑提取及电-热-应力联合分析。

• AI 赋能与多物理场仿真：芯和半导体致力于开发由 AI技术加持的多物理引擎技术，以“仿真驱动设计”的理念，提供从芯片、封装、模组、PCB板级、互连到整机系统的全栈集成系统级 EDA 解决方案。其工具支持信号完整性、电源完整性、电磁、电热、应力等多物理场分析。

硅芯科技

作为国内专注于2.5D/3D堆叠芯片（Chiplet）EDA工具研发的初创企业，硅芯科技推出的3Sheng Integration Platform 在先进封装领域提供了一套全流程的解决方案。

其核心技术主要围绕3Sheng Integration Platform展开，强调系统级协同设计、多物理场仿真和独创的测试容错技术：

• 系统级架构设计与协同优化（STCO）：3Sheng Zenith架构设计规划工具是平台的起点，它在设计初期就进行多芯片拆分、系统级协同优化（STCO），规划多芯片互连方式、数据流分布、I/O接口及电源地信号分布等。其创新在于将 “热应力”等制造约束视为设计输入，通过在顶层架构中均匀打散高功耗区、大电流区，从源头上主动规避翘曲（Warpage）等潜在问题，而非仅仅依赖事后仿真。

• 物理实现与智能布线：3Sheng Ranger布局布线工具针对2.5D/3D堆叠场景重构了核心算法，以应对硅通孔（TSV） 和微凸点（Micro-bump） 互联带来的天文级组合复杂度。它进行全局优化，兼顾代内（in-die）与代间（inter-die）互联，并与仿真系统联动，优化互联路径，避免反复回调。

• 多物理场协同仿真与分析：3Sheng Volcano协同仿真系统支持信号完整性（SI）、电源完整性（PI） 等在设计阶段即进行实时检查，而非传统的“亡羊补牢”式后验仿真。这种 “设计-仿真闭环” 旨在减少反复调试，大幅缩短设计周期。该平台也关注热管理和机械应力等挑战。

• 独创的Multi-die测试容错技术（DFT）：3Sheng Ocean多芯片DFT工具是硅芯科技的一大特色。它识别到堆叠芯片（如TSV缺陷、微凸起缺陷）与传统2D芯片截然不同的缺陷机制，提供了支持IEEE 1838标准的3D DFT方案，具备自修复与冗余链路能力，旨在应对堆叠芯片互连的超高复杂度挑战，确保Chiplet级测试及修复，从而提高可靠性与良率。

• 与制造端深度协同：平台强调设计与制造工艺的协同。通过标准化接口实现设计数据与制造数据的实时互通与协同优化，构建“芯粒-中介层-封装”协同设计体系，以满足先进封装对产业链深度协同的本质要求。

硅芯科技凭借其3Sheng Integration Platform全流程工具链、创新的系统级架构设计和Multi-die测试容错技术，以及与国内产业生态的深度合作，在国产先进封装EDA领域占据了一席之地，成为备受关注的 “破局者”。

四、国产与国际厂商差异化对比分析

在先进封装EDA工具领域，国内厂商与美国三大厂商正处于不同的发展阶段。下面我们先通过一个表格快速了解其核心对比差异。

国内外厂商在技术布局和产品完整性上的差异主要体现在：

• 国际厂商：提供全流程覆盖的工具链，并深度集成AI技术。例如，新思科技的3DIC Compiler支持3DIC和先进封装设计；Cadence的Integrity 3D-IC平台提供多物理场分析；Siemens EDA的解决方案获得了三星14nm至2nm工艺的认证。

• 国内厂商：在特定领域寻求突破，并发展特色工具。华大九天的Empyrean Storm专注于先进封装版图设计和物理验证；芯和半导体的Metis平台针对2.5D/3DIC和Chiplets进行SI/PI仿真分析；硅芯科技的3Sheng Integration Platform则专注于堆叠芯片设计，提供系统级架构到测试的解决方案。

生态建设和市场认可度是另一个关键差异点：

• 国际厂商：与全球顶级代工厂（台积电、三星、英特尔）和头部芯片设计公司绑定深厚，并主导或深度参与行业标准的制定（如UCIe）。

• 国内厂商：目前更聚焦于服务本土市场，与国内晶圆厂（如中芯国际、华虹集团）和封装厂（长电、华天、通富、盛合晶微）协同优化，积极融入国产供应链生态，其工具已获得不少国内头部设计公司的采用。

面向未来的创新方向，国际和国产厂商的侧重点有所不同：

• 国际厂商：致力于探索更前沿的领域，如AI与EDA的深度融合以提升设计效率、3DIC与光电共封（CPO）等，以及构建系统级数字孪生。

• 国内厂商：创新研发目前更集中于应对眼前的产业挑战，例如大力发展Chiplet与异构集成技术和工艺，强调设计与封测的协同优化以提升良率，并加速开发先进封装所需的关键工具以填补国内空白。

五、未来趋势和发展方向

先进封装EDA的技术和产业发展，未来可能会围绕以下几点展开：

• AI与机器学习更深层次的应用：AI将从设计辅助更多地向预测性维护、智能优化和自主决策方向发展，进一步压缩设计周期，提升芯片性能和质量。

• 多芯粒集成：采用“芯片-封装协同设计”。在规划芯片架构时，就必须考虑如何拆分成Chiplet、如何互连、功耗和热量如何分布。芯片、中介层、封装的设计需要同步进行，频繁迭代。EDA工具需要提供一个统一的环境来容纳所有这些数据。

• 解决多物理场耦合分析的挑战：随着芯片密度不断提升，热-力-电-磁等多物理场的相互影响会愈发复杂。能提供高效、精准多物理场协同仿真分析的工具，将成为关键。

• 从芯片到系统级的分析验证：

1.电学分析：必须将多个芯片、高密度硅中介层上的走线、封装基板视为一个完整的电气系统进行分析。一条信号路径可能从Die A出发，经过μBump、TSV、Interposer上的走线，再通过另一个TSV和μBump进入Die B。其完整性需要跨域协同仿真。

2.热分析：3D堆叠结构最大的挑战之一是散热。底层芯片产生的热量会累积并影响上层芯片，形成“热点”。Thermal analysis必须分析整个堆叠结构的散热路径和温度分布，这与供电网络紧密相关。

3.应力分析：不同材料（硅芯片、环氧树脂、金属凸块等）的热膨胀系数不同，在功耗循环和温度变化下会产生热机械应力，可能导致界面脱层、凸块断裂等问题。3D应力分析变得至关重要。

• 从导线到异构集成接口的互连技术和标准：多芯粒集成的互连是一系列先进封装技术的集合，如微凸块(μBump)--用于裸片之间或裸片与中介层之间的垂直互连；硅通孔(TSV)--穿透硅芯片，实现垂直电连接，是3D堆叠的关键；再分布层(RDL)--在中介层或芯片表面重新布线，将IO端口布局到所需位置。此外，EDA工具需要更好地支持国际UCIe和国内小芯片等先进互联标准，并提供强大的Chiplet封装、集成和验证能力。

• 从晶圆代工到Chiplet生态系统的产业生态扩展：Chiplet可能来自内部不同项目和第三方供应商（如IP供应商转型）；需要遵循UCIe等裸片间互连协议标准，确保不同来源的Chiplet能“对话”；需要获取Chiplet的各种模型（行为模型、功耗模型、热模型、DFT模型等），而不仅仅是硬核IP的GDSII。这对安全和信任也提出了更高要求。

*作者：Steve Gu

芯启未来，智创生态

湾芯展2025与您相约！