据韩媒报道，存储行业巨头SK海力士正全力攻克一项全新的性能瓶颈技术高带宽存储HBS。 SK海力士研发的这项HBS技术采用了创新的芯片堆叠方案。根据规划，该技术将通过一种名为垂直导线扇出（VFO）的封装工艺，实现最多16层DRAM与NAND芯片的垂直堆叠，这种高密度的堆叠方式将大幅提升数据处理速度，为移动设备的AI运算提供强有力的存储支撑。 根据早前报道，移动HBM通过堆叠和连接LPDDR DRAM来增加内存带宽，也同样采用了VFO技术。SK 海力士正在开发的VFO技术选择铜线而非铜柱。DRAM 以阶梯式方式堆叠，然后将环氧树脂注入空白处以使其硬化，来实现移动DRAM芯片的堆叠，并通过垂直柱状线/重新分布层连接到基板。 SK 海力士的 VFO 技术结合FOWLP（晶圆级封装）和 DRAM 堆叠两项技术，VFO 技术通过垂直连接，大幅缩短了电信号在多层 DRAM 间的传输路径，将线路长度缩短至传统内存的 1/4 以下，将能效提高 4.9%。这种方式虽然增加1.4% 的散热量，但是封装厚度却减少27%。 在移动HBM领域，三星也在开发VCS技术，该技术将DRAM 芯片以台阶形状堆叠起来，用环氧材料使其硬化，再在其上钻孔并用铜填充。三星表示，VCS 先进封装技术相较于传统引线键合，I/O 密度和带宽分别提升 8 倍和 2.6 倍；相比 VWB 垂直引线键合，VCS 技术生产效率提升 9 倍。 与移动内存LPDDR5X 相比，新款移动HBM LPW DRAM的I/O速度预计将提高166%，同时功耗降低54%。预计搭载LPW DRAM内存的首款移动产品将在2028 年上市。 就HBS存储来看，VFO封装摒弃了传统的弯曲导线连接方式，采用直线直接连接堆叠的DRAM和NAND芯片。这一改进不仅大幅缩短布线距离，更有效减少信号传输过程中的损耗与延迟，同时还能支持更多的I/O通道，从多个维度推动整体数据处理性能的大幅提升。 此外，HBS无需采用HBM所依赖的硅通孔TSV工艺，不仅降低制造成本，还能有效提升产品良率。未来HBS将采用与手机芯片组协同封装的模式，再一同安装到设备主板上，实现硬件层面的高效适配。 目前，SK海力士尚未公布 HBS 技术的具体量产时间表，但相关研发进展已引发行业广泛关注。HBS 技术的成功研发与量产，将为智能手机、平板电脑等设备带来更强大的本地AI处理能力，推动AI应用从云端向终端普及。市场预计，随着技术的不断成熟与完善，HBS存储有望在未来2-3 年内实现商业化应用，成为移动终端存储的新一代标杆产品。
