颠覆传统!SAR 架构也能实现 “高精度 + 低延迟” 双 buff!

电子工程世界 2025-12-10 08:00

做信号链设计的工程师,大概都有过这样的纠结:

想要Σ-Δ ADC 的超高精度和出色动态范围?就得忍受它动辄毫秒级的信号延迟,在工业控制、实时监测等对响应速度有要求的场景里寸步难行;

想要SAR 架构的低延迟、高速响应?精度又会大打折扣,16 位已是常见上限,面对高精度数据采集需求只能望而却步。

精度与延迟的“不可调和”,似乎成了 ADC 领域的固有定律,也让无数信号链设计师在项目中反复妥协。

ADI 推出全新的 AD4630-24/AD4030-24 双通道同步采样 SAR ADC,这场持续多年的 “妥协战”,终于迎来了破局者。

点击视频,福利来啦!

AD4630-24 最让人惊喜的地方,在于它打破了 “SAR 架构 = 低精度”“高精度 = 高延迟” 的固有认知,将两者完美融合,带来了颠覆性的性能表现:

24 位超高分辨率,动态范围拉满:作为一款 SAR ADC,它直接突破了传统 SAR 的精度上限,实现 24 位无失码分辨率,动态范围高达 106 dB;更支持可编程数字滤波器,开启后动态范围可进一步提升至 153 dB,媲美高端 Σ-Δ ADC 的精度表现,无论是微弱信号采集还是高精度测量,都能轻松应对。

SAR 架构低延迟,响应速度在线:保留了 SAR 架构的核心优势,采样速率高达 2 MSPS,且延迟极低 —— 从信号采样到数据输出仅需数纳秒级延迟,完全满足工业控制、实时监测、医疗设备等对响应速度要求苛刻的场景,无需再为精度牺牲实时性。

双通道同步采样,信号链更高效:支持双通道同步采样,通道间隔离度优异,无需额外搭配多路选择器或同步电路,大幅简化了多通道信号采集系统的设计;同时集成了低噪声PGA(可编程增益放大器)和基准电压源,减少了外围元器件数量,让整个信号链设计更简洁、更可靠。

信号链设计,从此告别“二选一”

AD4630-24 的推出,不仅是 ADI 在 ADC 领域的技术突破,更重新定义了高精度、低延迟 ADC 的市场标准。它用实际性能证明,精度与延迟并非不可调和的矛盾,SAR 架构也能实现 “鱼与熊掌兼得”。

对于信号链工程师而言,这款芯片的到来,意味着无需再在精度和延迟之间反复妥协,能够以更简洁的设计、更可靠的性能,应对各类复杂的信号采集需求。如果你正被ADC 的 “两难困境” 困扰,AD4630-24 或许就是那个让你 “狂喜” 的信号链救星。

声明:内容取材于网络,仅代表作者观点,如有内容违规问题,请联系处理。 
AR
more
OpenDataArena全面升级版正式上线,四大核心模块重构数据价值评估新格局
向量检索爆雷!傅聪联合浙大发布IceBerg Benchmark:HNSW并非最优,评估体系存在严重偏差
“辅助驾驶第一屏”破局!AR-HUD开启车载交互“黄金时代”
格罗方德签署协议收购新思科技ARC处理器IP业务,强化物理AI布局
超越GPT-5、Gemini Deep Research!人大高瓴AI金融分析师,查数据、画图表、写研报样样精通
工程师手把手教你看明白:AUTOSAR平台与应用软件开发
从 0 到 1:用 NVIDIA Isaac for Healthcare 在仿真里搭建“手术室”
重磅!格芯收购 Synopsys ARC 处理器IP 业务!
倒计时 3 天丨今日课题:DSA 原生赋能!ArchitStudio 如何让处理器设计高屋建瓴,事半功倍?
OnlyFans拟以55亿美元估值出售控股权,Architect Capital成潜在买家
Copyright © 2025 成都区角科技有限公司
蜀ICP备2025143415号-1
  
川公网安备51015602001305号