Arteris × 玄铁：高性能RISC-V SoC的数据高速公路

近日，由阿里巴巴达摩院主办的2026玄铁RISC-V生态大会在上海举行。高通、Arteris、Canonical、SHD Group、海尔、中兴通讯等全球数百家产学研机构齐聚一堂，分享RISC-V前沿实践。作为无剑联盟的重要成员，Arteris与达摩院玄铁团队保持着深度的战略合作关系，双方致力于为RISC-V生态提供高性能、可复用的系统IP解决方案。

会上，阿里巴巴达摩院发布了刷新全球性能纪录的高性能RISC-V CPU玄铁C950，并推出两大RISC-V原生AI引擎，促进高性能通用算力与AI算力融合。中国工程院院士倪光南在大会现场表示：“RISC-V诞生十五年来走出了一条令人惊叹的高速发展之路，正从‘备选’迅速地走向‘主流’。”

在这场RISC-V生态的年度盛会上，Arteris总裁兼首席执行官K. Charles Janac受邀登台，他的演讲直击芯片设计中最核心却最容易被忽视的环节——数据移动。

Charlie在演讲中指出：半导体芯片有三个核心功能——

处理器负责数据计算（data processing/compute）

存储器负责数据存储(data storage)

Network-on-Chip（NoC）负责数据移动（data movement）

三者缺一不可。但很多时候，大家只盯着前两项，而数据如何在芯片内部高效移动，反而成了性能瓶颈。

“优化数据移动，直接决定芯片的功能、性能和功耗效率。” Charlie说道。

而这，正是Arteris深耕多年的领域。

与玄铁的合作：

Ncore担纲核心，

构建完整系统IP矩阵

Arteris 与玄铁的合作远非单一产品的简单适配那么简单。查理在演讲中展示的架构图便清晰地揭示了这一点：Ncore 缓存一致性片上网络 IP 正是双方合作的核心——它负责在多核 CPU 集群、系统级缓存与内存控制器之间建立高效的通信桥梁，从而保障数据在多核间的流畅移动。

在此基础上，Arteris 还为玄铁生态系统提供了完整的系统 IP 支持：

Flex系列NoC IP(FlexGen/

FlexNoC/FlexWay)作为非一致性互连IP，连接PCIe、DDR控制器、无线通信、功能安全模块、显示接口等各类外设

CodaCache 作为最后一级缓存，有效降低对主存的访问延迟

Magillem 解决方案(Connectivity、Registers、Packaging)实现IP封装、系统组装到寄存器管理的自动化

这套组合拳，让玄铁CPU能够充分发挥性能潜力。Charlie在演讲中详细阐述了双方合作的量化成果：

我们一直与玄铁团队紧密合作，在多个RISC-V核心上验证了Ncore的互操作性，确保在ACE协议和最新的CHI协议实现上保持一致。这次合作证实了Ncore强大的系统可扩展性，从异构多集群设计到高性能CHI配置均能胜任。在C908、C920和R908等核心的配合下，Ncore最高可支持4个集群，实现约8.65 GB/s/GHz（归一化系统带宽，取决于配置）的系统带宽和约120周期的延迟；在C930平台上，Ncore最高可扩展至16个核心，在扩展配置下（跨集群聚合）系统带宽约为30 GB/s/GHz，互连延迟约110个周期（取决于拓扑结构，不含DRAM访问）。

这些结果充分展示了Ncore在广泛的RISC-V系统中提供高效、高带宽、低延迟互联性能的能力。”

这意味着什么？以Ncore为核心的这套预验证系统IP组合，让RISC-V SoC设计团队能够预期性能，风险大幅降低。

Ncore：

缓存一致性互连的“核心引擎”

那么，作为此次合作核心的 Ncore 到底是什么？

Ncore 是一款基于多年量产验证的缓存一致性片上网络 IP，同时支持 Arm、RISC-V 及其他架构。其关键优势可归纳为三个关键词：

1. 可扩展
从嵌入式小系统到多芯粒、数百亿晶体管的大设计，Ncore都能轻松承载。支持最多4个芯粒的缓存一致性扩展，每链路带宽高达4×128 GB/s。

2. 可配置
同时支持CHI-E、CHI-B、ACE等主流一致性协议，新旧IP都能“和平共处”。AXI非一致性代理也能无缝接入。

3. 功能安全
通过ISO 26262 ASIL D认证，自动生成FMEDA数据，功能安全设计不再“头大”。

更值得一提的是，Ncore支持Mesh拓扑结构的物理拼接（tiling）——像搭积木一样，最多可集成256个CPU（以8核集群为单位），设计、验证、物理实现的时间都大大缩短。

正是凭借这些特性，Ncore才能在玄铁生态中扮演“中枢神经”的角色，让多核RISC-V系统实现高带宽、低延迟的缓存一致性互联。

从“连接”到“共赢”

在玄铁生态大会的展台上，不少客户都提到了一个共同感受：以前做多核RISC-V芯片，光解决缓存一致性问题就要花几个月。现在有了以Ncore为核心的这套完整系统IP——配合FlexNoC、CodaCache、Magillem——可以把精力集中在核心业务上。

“我们的目标很简单：降低风险、连接IP、统一系统。” Charlie在演讲结尾这样总结。

而这，也正是Arteris与玄铁合作的缩影——让RISC-V的高性能之路，走得更稳、更快。

RISC-V正在向服务器、AI加速器、汽车等高性能场景加速迈进。当大家都在卷主频、卷算力时，别忘了——数据怎么“跑”，同样决定了一颗芯片的上限。而Ncore，正是那个在幕后保障数据高效流动的“核心引擎”。

如果你正在规划下一代RISC-V SoC，希望兼顾高性能与快速上市，不妨了解一下以Ncore为核心的Arteris系统IP组合——这套已经在玄铁生态中得到验证的解决方案。