2026年5月28日，中电标协RISC-V工委会（RVEI）指令集工作部（WG1）2026年度线下工作会议在上海成功召开。

来自阿里巴巴达摩院、北京开源芯片研究院、北京太初元芯集成电路有限公司、北京希姆计算科技有限公司、北京奕斯伟计算技术股份有限公司、成都群芯微电子科技有限公司、飞腾信息技术有限公司、进迭时空 (杭州) 科技有限公司、济南晶谷研究院、睿思芯科（深圳）技术有限公司、山东博算智新科技有限公司、山东大学、山东浪潮科学研究院有限公司、深圳字节跳动电子科技有限公司、深圳市中兴微电子技术有限公司、武汉元石智算科技有限公司、芯来科技（武汉）有限公司、芯昇科技有限公司、知合计算技术（上海）有限公司、中关村实验室、中国电子技术标准化研究院、中国科学院计算所、中兴微电子技术有限公司、中移 (苏州) 软件技术有限公司等多家产学研单位的技术专家齐聚一堂，围绕矩阵计算扩展、DSP指令集标准、兼容性测试体系建设等核心议题展开深入研讨，共同推进RISC-V指令集生态的标准化与创新发展。

回顾2025年，指令集工作部在标准化与生态建设上取得显著进展：完成RVA23采标及团标立项，推动矩阵扩展（ME）行标立项答辩，主导AME技术方向，并完成Zvw团标立项及兼容性测试标准终稿制定。

展望2026年，工作部将聚焦五大核心任务：

一是持续更新Profile采标以跟踪RVA23演进；

二是加速AME、VME等矩阵指令集及Zvdsp的在国际基金会的标准化落地；

三是完成ME矩阵扩展行标的制定，在接轨国际的同时，完成工具链适配；

四是针对服务器、车规等场景探索标准研制和实践案例推广；

五是完善兼容性测试体系，发展开源测试框架并补全测试用例，助力国内企业构建从团标到国际标准的完整创新路径。

会上，工作部部长、阿里巴巴达摩院资深技术专家陈晨明确了指令集工作部2026年度五大重点工作方向，工作部三个方向的组长范福杰、费晓龙、张利岗也分别分享了未来在指令集新方向发展、Profile的跟踪及完善、兼容性测试集认证三方向的重点工作。

来自工作部各参与单位的技术专家围绕当前牵引推进中的重点标准项目以及国际社区关注的新兴技术方向，依次进行了深入分享，并就标准制定思路、技术演进路线等话题展开了充分的交流与讨论。

矩阵计算扩展：AI时代的核心指令集基座

阿里巴巴达摩院技术专家仇径就矩阵计算扩展进展与行标制定工作进行了详细汇报。

国内行标以AME为主体，与国际AME TG同步迭代，同时融入DeepSeek、通义千问算子等国内特色需求。标准采用多态ISA设计，实现数据类型与指令解耦，支持灵活扩展，并通过运算单元与累加器分离机制支持可配置数量。

当前，草案已经完成，正向参标单位征集评审意见，计划6月形成修订版，第三季度完成审查报批，配套概念验证方案工作已在同步推进中。

目前AME TG主席由达摩院资深研究员苏中担任，AME有望成为首个由中国主导的RISC-V主要扩展标准。

矩阵指令集优化：仿真验证与测试套件协同推进

中国科学院计算所副研究员高明晋就北京开源芯片研究院和中国科学院计算所在矩阵指令集草案的实践工作进行了介绍。

目前矩阵指令集的部分仿真环境已搭建完成，AME TG内也在讨论标准的概念验证方案。

下一步，团队将开放仿真环境以推进矩阵指令集的深入测试验证，并联动各厂商协同完成配套测试套件的开发，为标准的落地实施提供可靠的验证保障。

RVV DSP标准：以Benchmark驱动的通用基础标准

芯昇科技有限公司系统架构师李高山介绍了Zvw/RVV DSP标准的最新进展。

RVV DSP以Benchmark为驱动确定指令集覆盖范围，当前聚焦于定点运算（int16/int32），标准在基金会处于初稿融合阶段。

与会专家建议，ZVW因其在5G基带中的充分验证和高效率，应作为独立行业标准保留，而RVV DSP作为更通用的基础标准推进，两者互补共进。

大整数乘法加速：填补密码运算性能空白

阿里巴巴达摩院高级安全专家崔晓夏提出了基于向量指令扩展的大整数乘法运算加速解决方案。

当前RISC-V ISA缺乏对进位的支持，导致在RSA、ECC等非对称加密算法上性能显著低于x86/ARM架构。

该提案新增54位VMACC低位和高位扩展指令，直接解决大数乘法瓶颈，且性能优势随数据位宽增大而增强。国际协会已认可该指令解决了实际问题，若国际标准路径受阻，工作部将推动其进入国内行标体系。

Zvabd扩展：视频编解码性能提升30%以上

字节跳动服务器工程师钱佳炎分享了Zvabd扩展的最新进展。

该扩展主要解决视频编解码中SAD（绝对差值和）算子的性能差距，最终方案精简为5条指令，仅支持SEW=8/16比特，可实现SAD算子性能提升30%以上，对SVT-AV1等主流视频编码器有明显收益。

当前，软件栈支持已基本完成，待冻结后进入正式流程。

钱佳炎还分享了宝贵的社区推进经验：社区倾向"最小化支持"，将大型扩展拆分为多个小提案更易获得认可。

兼容性标准：填补Vector测试空白

阿里巴巴达摩院高级技术专家张利岗汇报了兼容性标准的最新动态。

国际方面，ACT 4.0已发布，框架改为运行全过程的self-check，特权态（S-mode）认证是下一步重点方向。达摩院已开源完整的Vector指令集兼容性测试集（628条），填补了基金会在该领域的空白并已提交审核。

国内方面，团体标准《RISC-V架构兼容性测试方法》已通过工委会专家评审并进入发布流程，行业标准正在申报中。

Parameter标准化：构建RISC-V统一描述语言

RISC-V UDB SIG Vice-Chair 刘璐介绍了RISC-V Parameter标准化的意义与现状。

RISC-V规范中存在大量“实现定义”的行为，但缺乏统一、机器可读的参数描述。Parameter SIG通过定义参数名、类型、取值范围及依赖关系，并将信息存入统一数据库（UDB），为Sail、Spike等工具间的一致解读建立共同语言。

截至目前，已从规范中提取出约321个待标准化的实现定义行为，RVI20参数已纳入CRD。

凝心聚力，共筑指令集创新高地

本次线下会议的成功举办，充分展现了国内RISC-V产学研力量在指令集创新领域的深厚积累与协同活力。从矩阵计算扩展的中国主导，到兼容性测试的空白填补，从密码运算加速到视频编解码优化，指令集工作部正以扎实的标准化工作和创新提案，持续推动RISC-V指令集生态的完善与发展。

展望未来，指令集工作部将继续秉持"创新驱动、标准引领、开放协作"的工作理念，加速推进各项行标的制定与落地，深化国际标准协同，为我国RISC-V产业的高质量发展提供坚实的指令集技术支撑。