2026 RISC-V欧洲峰会（4） | 解读五位核心嘉宾主旨报告

 更多精彩，请点击上方蓝字关注RVEI

2025 年，我写过一篇 RISC-V 中国峰会的总结，英文版发表在 RISC-V International 官方 Blog 上 [1]，收获了一些行业反响。

因此，今年的 2026 欧洲峰会，我也更有信心用自己的视角，把来自欧洲的信息带回国内。也算是我作为一名 RISC-V Advocate，为中外社区交流尽一点绵薄之力。

动笔之前，先说明一下个人视角的局限。我是一名 Linux 内核开发者，对技能树之外的许多内容，往往难以判断其行业意义，叙述难免有所偏颇，还请读者见谅。

从 RISC-V 国际基金会 CEO Andrea 的 Keynote 来看，今年峰会的主题主要围绕 RVA23 与 Server Platform Spec 1.0 两条主线展开。

Andrea 用连续十二页幻灯片，逐一点名了已有 RVA23 发布计划的厂商。其中既有 SiFive、Tenstorrent、Andes 这样的老牌玩家，也有 NextSilicon 等新近入场者。

来自中国的力量占据了四席：开芯院 / 香山昆明湖、进迭时空 K3、芯来科技，以及 DeepComputing。这其中，进迭时空可谓是最大赢家。开芯院展示香山的那一页，落到芯片配置上，写的也是 40 个 SpacemiT X100 加 6 个香山昆明湖核心（Xiangshan Kunminghu cores）。

在这一连串密集的展示之后，Andrea 给出了自己的判断： "RISC-V is NOW! 2026 is the Year of RVA23 Silicon"。

包云岗老师带来的 Keynote，题为《The Path to Industrial Deployment of Open-Source High-Performance RISC-V Processor》。单从题目就能感受到他对商业化落地的那份自豪。演讲中，他向全场展示了三个落地案例，分别来自摩尔线程，进迭时空 / 昆明湖，以及一家未具名的互联网企业（仔细看图，其实留有线索）。后者一笔三万片的芯片采购，预计将在 8 月上线，值得期待。

Day 1, Slide 045：Mass Deployment（包云岗）

演讲中，有两个面向 AI 的香山 CPU 品系被重点介绍，包老师将它们概括为：

1）Open Source AI IP for High Throughput Applications；

2）Open Source AI CPU for Low Latency Applications。

从现场的展示图来看，这两个品系统一归在 “香山 · AI” 的品牌之下，分别面向服务器与端侧市场。两者都把 AME 字样放在显眼处。这恰好与 Krste 所说的“AME 标准有望在 2026 年完成标准化（Ratification）”形成了呼应。

Day 1, Slide 049：香山 AI 两条路径（吞吐 / 低延迟）

Greg KH 是 Linux Stable Kernel 的维护者，内核世界里的二号位。在主办方给了30分钟的时间里，他的正式演讲只使用了15分钟，剩下时间都在现场互动交流。

Greg 论述的主题集中在一个：“Working Upstream Saves Time and Money”。更难得的是，他破天荒地给出了一张“流片 + Upstream”并置的双料时间线。我们平时常挂在嘴边的“软硬件协同”，这不正是来自 Linux 核心维护者的一份最高规格的邀请吗？

如果说本届欧洲峰会有哪一条信息最值得企业带回去，我会坚定地投给这一页幻灯片。实战性与战略性，Greg 用一页 PPT 就拉满了。

Greg KH：Chip Development Process · Ideal（slide 重绘版）以及现场图

我由衷希望，它能真正融入 RISC-V 芯片厂商推广 RVA23、开拓 server 市场时的核心流程。毕竟这本就是 x86、Arm 们早已践行多年的最佳实践，RISC-V 企业没有理由不跟上。

而对于身在芯片公司的软件开发者来说，这张幻灯片更像是一把递到手里的尚方宝剑。有它的加持，日后向掌管芯片设计的硬件老板们争取资源，腰杆也能更硬几分。

Krste：“This is just the starting point!”

作为 RISC-V International 的 Chief Architect（首席架构师），Krste Asanović 可谓是 RISC-V 的灵魂人物。他今年的 Keynote，从内容编排上看，重点落在两个标准制定方向：其一，是基于 RVA23 的 Server Profile Spec 1.0；其二，是安全（Security）。在安全方向上，他介绍了新的 CHERI Base ISA：RV32Y 与 RV64Y。

和往年一样，Krste 仍用了相当多的篇幅来谈 AI。

Day 2 · Slide 008：Why RISC-V is uniquely positioned for AI

他颇有信心地透露，向量与矩阵加速扩展， IME / VME / AME 有望在今年内完成 Ratification（至于 Zvbdota fast-track 能否赶在今年落地，仍是现场的一个问号）。这给了我们一个相当明确的预期。对此，我也很认同兆松科技 CEO 范泽的判断：下一届 Summit，宣传重心大概率会落在 AI 和 AME 上。

Day 2 · Slide 005：RISC-V Matrix Extensions, 1+3 Approaches

Krste 还指出，当前的 ISA 扩展普遍偏重于定义“功能”，而非“性能”。他提出，未来的扩展要做到 “align hardware and software to raise the bar for RISC-V application processors”。在我看来，这是 RISC-V 从“能用”走向“好用”的一个重要信号。

换句话说，告别了缺衣少粮的初级阶段，RISC-V ISA 开始讲究“吃得精、吃得好”了。

当然，这类性能优化扩展会先以可选项（Development options）的形式进入 RVA profiles；而最终目标，是让它们成为未来 profile 的必选项（mandatory for future RVA profiles）。

Day 2 · Slide 004：Optimization Guidance Options

欧洲峰会对学术性内容的要求格外高，而商业化的部分则摆在明处、点到为止。

第二、三天来自芯片学术界的报告，受限于我自身的专业背景，实在无法领会其要义，就不妄加评论了，还请读者见谅。但当我看到包云岗老师始终坐在最前排、认真聆听台上每一位讲者时，便能猜到，这些报告的含金量想必也相当之高。感兴趣的读者，不妨留意 YouTube 上的录播。

RISC-V 国际基金会的新任 CTO Tom Gall，也是我多年的老朋友，特意找到我，说下午有一场邀请制的 Linux Kernel BoF 闭门会议，邀我参加。会上有两件事让我印象深刻。

其一，围绕 KernelCI.org，Tom 呼吁各家 vendor 善用 kernel CI 来验证自己的软硬件。随着 RISC-V 硬件的丰富，在各种Test Farm基础设施中，RISC-V 逐渐成为一等公民。这是自2024年，2025年以来，社区有目共睹的进步。

Day 1 · Slide 029：RISC-V Runners - free native CI on GitHub

其二，Paul Walmsley （RISC-V Architecture 维护者）从 kernel maintainer 的角度发声，呼吁更多开发者参与进来，也希望各家 vendor 能为社区提交的 patch 主动补上 Reviewed-by、Tested-by。对人手有限的 maintainer 们来说，这一点尤为关键。Paul 表示，这类 tag，对社区而言是非常实在的帮助。

他还引用了 Linus 的原话，说 maintainer 们是“super moms”。在 Paul 看来，这种状况其实并不健康。如果这些 Tested-by、Reviewed-by 的工作，能更多地由来自 RISC-V vendor 的工程师来分担，那就再好不过了。

五个人物讲完，这届峰会在我眼里的轮廓也就清楚了。如果只留一句话给国内同行：RVA23 Silicon 的元年已经到来，但 RISC-V 能走多远，取决于我们愿不愿意更早走向上游、更主动地参与社区。作为一名 RISC-V Advocate，我会继续把这样的现场带回来。下届见。