如果把AI芯片比作“大脑”，那HBM就是它赖以生存的“大动脉”——每秒数太字节的数据吞吐，让大模型得以飞速运转。但这条“动脉”正在逼近物理极限：堆叠层数越高，良率越像走钢丝；成本越涨，产能却被巨头提前数年锁死。
就在HBM看似不可撼动之时，近期英特尔却悄悄亮出了一张“底牌”——一份名为XBM的专利架构，不改良、不模仿，而是从晶体管布局的“地基”开始，另起炉灶。这会是撬动HBM王座的第一根“杠杆”吗？一场围绕“内存墙”的攻防战，已经进入新的回合。
01
英特尔XBM：从后端工艺“另起炉灶”
英特尔此次公布的XBM架构，并非对现有HBM的简单改良，而是一次着眼于2030年之后市场的“架构级革新”。其最核心的突破在于制造工艺的迁移：传统HBM的DRAM存储单元（1T1C，即一个晶体管和一个电容）必须蚀刻在芯片底部的晶体硅前端层（FEOL），而XBM则创造性地将晶体管与电容移至芯片后端的金属互连层（BEOL），采用薄膜晶体管技术构建存储单元。
这一“前移后”的改变带来了连锁反应。首先，它极大提升了面积利用率，允许芯片在单位面积内布置更多的硅通孔（TSV）通道，从而在相对较低的频率下实现与HBM4同等级别的目标带宽。
其次，XBM在接口设计上放弃了HBM依赖的超宽并行接口和昂贵的硅中介层（Interposer），转而采用串行的UCIe链路进行芯片间互联，实现所谓的“芯片原生”集成。这种设计不仅简化了封装流程（可采用MOP等低成本封装方式），还有望显著降低整体制造成本。
此外，XBM内置了冗余阵列，具备更好的可修复性。根据英特尔披露的信息，单颗XBM芯片的容量覆盖0.5GB至5GB，同样支持8层或16层的多层堆叠，预计在2030年前后实现商业化。
不过，该技术目前仍处于专利与验证阶段，实际性能与良率尚需时日观察。
02
HBM的“黄金时代”暗藏裂痕？各路挑战者已悄然列阵
当前HBM市场正处于供不应求的鼎盛阶段，随着HBM4世代临近，单堆叠容量已推进至48GB（16层堆叠），带宽亦突破TB/s级别，HBM已成为所有主流AI加速器的标准配置。然而，在需求侧持续高涨的同时，HBM在技术与成本层面也面临若干客观挑战。
从制造工艺来看，堆叠层数的增加使得贴装精度控制、芯片翘曲管理、焊点间距及底填可靠性等问题愈发复杂。从4层演进至16层，每增加一层都对工艺良率形成非线性压力。
混合键合技术虽被寄予厚望，但因工艺成熟度问题，三星等厂商已重新评估其采用时机，即便在HBM5世代也可能暂不引入，JEDEC甚至放宽了模块高度上限以延续现有技术路线。
与此同时，DRAM自身的容量密度提升已趋于放缓，单芯片容量增长受限于物理缩放瓶颈，而多层堆叠带来的散热与功耗问题也日益突出，成为制约带宽进一步释放的重要因素。此外，HBM对先进封装（如CoWoS）的依赖使其产能扩张受限于封装环节的释放节奏，高昂的制造成本也限制了其在更广泛计算场景中的普及。
正是这些瓶颈的存在，为各种新兴存储技术提供了切入窗口。各路厂商与研究机构从不同的技术路径出发，力图在HBM尚未完全覆盖的领域寻求突破。
英特尔XBM（Extended Bandwidth Memory）选择从晶体管布局的底层逻辑入手，将传统DRAM中的1T1C存储单元从前端硅层移至后端金属互连层，采用薄膜晶体管工艺。这一设计提高了面积利用率，可在单位面积内布置更多TSV通道，从而在较低频率下实现与HBM4相当的目标带宽。接口方面，XBM采用UCIe串行互联替代HBM的超宽并行接口与硅中介层，封装更为简化，成本预期更低。单芯片容量覆盖0.5GB至5GB，支持多层堆叠，预计在2030年后实现商业化，但目前仍处于专利与验证阶段。
HBF（高带宽闪存）则走了一条容量优先的路线。该技术将3D堆叠架构应用于NAND闪存，单堆叠容量可达512GB乃至更高，接近HBM3级别的带宽，而单位成本仅为HBM的1/5至1/10。SK海力士已推出包含HBF的“AIN系列”产品线，闪迪计划于2026年下半年推出原型样品、2027年实现商业化量产。HBF的目标市场是大规模AI推理与读取密集型场景，在这些场景中容量与成本效益的优先级高于极致延迟。
ZAM（Z角存储器）聚焦于能效优化，采用独特的“Z角度互连”与一体式TSV设计，在保持高带宽的同时，据称可降低40%-50%的数据传输功耗并提升单芯片容量至512GB，试图从散热与能效维度突破HBM的架构局限。
在系统级与架构层面，3D堆叠SRAM（如Groq LPU方案）通过将SRAM垂直堆叠于计算芯片之上，实现了纳秒级延迟和超过100TB/s的带宽，在实时推理场景中表现突出，但因SRAM单元面积大、成本高昂，难以承载千亿级大模型。PIM（存内计算）将计算单元嵌入内存，减少数据在内存与处理器之间的搬运能耗，是缓解“内存墙”问题的补充手段，但对芯片架构定制和软件生态适配要求较高。CXL（Compute Express Link）则致力于内存池化与高速互联，将分散在数据中心各处的内存资源灵活调度，在系统层面扩展容量，但存在传输延迟且依赖生态协同。
此外，基于新型器件的PCM、ReRAM、MRAM、FeFET等也在探索中，试图从材料和器件底层改变存储方式。
03
“王座”不会一夜倾覆，但“护城河”正被多点试探
业界认为，上述新兴存储技术从架构、容量、能效、延迟等不同方向切入，为存储领域的多元化发展提供了丰富可能，但客观评估来看，它们与HBM之间更多是互补与分层的关系，而非直接的替代。
HBM在AI训练场景中的核心优势——极致带宽、相对成熟的3D堆叠工艺以及与GPU/加速器的高度集成——在短期内尚无其他技术能够完全复制。英伟达已明确表示短期不会采用HBF，仍将HBM作为训练端的核心存储方案，同时通过“AI SSD+CXL+软件优化”的组合来应对容量扩展需求。HBF的延迟（微秒级）与HBM（纳秒级）仍存在数量级差距，写入寿命也有限制，其最合适的定位是作为推理端的“大容量高速缓存层”；3D堆叠SRAM受限于成本与面积，更适合作为高速缓存或边缘推理专用芯片的主存；PIM与CXL则主要在系统架构层面扮演辅助优化角色，无法替代芯片级的高带宽需求；而英特尔XBM的商用化要等到2030年之后，短期内对HBM市场格局并无实质性影响。
与此同时，HBM自身也并未停滞。三大原厂正积极推动SPHBM4（标准封装HBM4）等技术，将HBM的核心优势下沉至CPU、网络芯片、云端ASIC等更多应用场景，试图拓宽其生态边界。
因此，业界认为，这一系列数据表明，在未来至少2至3年的周期内，HBM在高端算力供应链中的地位不仅未被削弱，反而有望因其稀缺性而进一步强化。
这场存储技术的“围城”之战，短期内不会迎来“改朝换代”。HBM依然会是AI训练端最坚固的堡垒，但堡垒之外，HBF、ZAM、3D堆叠SRAM乃至更遥远的XBM，正像一支支不同的“攻城部队”，从容量、功耗、成本、延迟等各个维度，试探着高墙的厚度。
真正的结局，或许不是谁取代谁，而是一场精细的分工——HBM守住极速战场，新生力量在推理、边缘、大容量缓存等新领地开疆拓土。正如历史上的每一次技术迭代，没有永恒的王者，只有永不停歇的破壁者。而当这些“破壁”真正从实验室走向量产线时，我们今天所惊叹的“王座”，或许只是未来多元存储宇宙中的一块重要拼图。
全球半导体观察
媒体矩阵
微博
今日头条
知乎
雪球
搜狐
抖音
视频号
哔哩哔哩
... ...
关于集邦咨询
TrendForce集邦咨询作为全球高科技产业研究机构，致力于洞察AI全链脉络，助力企业战略决策。研究版图聚焦AI产业增长引擎，涵盖：HBM、DRAM、NAND Flash等关键存储产品；GPU、ASIC等AI算力芯片；晶圆代工、芯片设计及封测；以及AI服务器、显示面板、LED、AR/VR等基础设施与终端，延伸至自动驾驶、具身智能、光伏储能、低空经济等“AI+”垂直产业集群，同时提供核心零部件价格预测与数据库。凭借多年深耕，为政企客户与投资者提供行业研究报告、企业战略咨询及品牌整合行销等服务。
