近日，存储器行业的两条消息相继点燃中外资本市场的热情：一是韩国存储巨头SK海力士7月10日登陆美股市场；二是国内DRAM龙头企业长鑫科技启动科创板IPO发行程序，并将于7月16日开启新股申购。

长鑫是中国DRAM产业自主化的重要推动者，正在从DDR4/DDR5等通用DRAM向更高端存储产品持续推进，尽管采用先进封装的HBM也在其未来发展布局之中，但HBM领域目前仍由三星、SK海力士和美光主导。

今天，我们就来总结一下全球存储器先进封装领域最新的技术成果与竞争格局。

概述

过去几十年，芯片性能提升主要依赖晶体管密度增加和先进制程推进。然而，随着先进制程进入3nm及以下节点，继续依靠晶体管微缩提升性能的难度不断增加，制造成本也快速上升。与此同时，大规模人工智能模型对计算能力和数据吞吐能力提出了更高要求，处理器与存储器之间的数据传输效率逐渐成为影响系统性能的关键因素。

对于当前的AI服务器而言，GPU或AI加速器已经具备极强的计算能力，但如果无法持续获得足够的数据供应，计算单元就无法充分发挥性能。因此，高带宽存储器（High Bandwidth Memory，HBM）成为AI基础设施中的核心组件。从训练大模型到运行复杂推理任务，HBM提供的带宽、容量和能效表现，直接影响整个AI系统的效率。

在这一背景下，先进封装的重要性不断提升。相比传统封装主要承担芯片保护和电气连接功能，先进封装正在成为提升系统性能的重要技术路径。通过2.5D、3D堆叠、先进互连以及异质集成，不同类型的芯片能够在更短距离内实现高速通信，从而突破传统芯片架构面临的带宽和功耗限制。

存储器领域在先进封装方面的发展尤其明显。从HBM2、HBM3到HBM3E，再到即将进入大规模应用阶段的HBM4，存储器封装不断向更高堆叠、更宽接口、更低功耗方向发展。同时，传统微凸点连接技术逐渐接近物理极限，Hybrid Bonding（混合键合）、逻辑基底芯片（Logic Base Die）、硅光子（Silicon Photonics）等新技术开始成为下一阶段的竞争重点。

目前，全球主要存储厂商正在围绕下一代AI存储技术展开竞争。三星、SK海力士和美光持续推进HBM4产品开发，而英特尔则尝试通过新的存储架构设计寻找不同的发展路径。未来AI存储器的发展，不仅取决于DRAM本身的制造能力，更取决于封装技术、系统架构以及芯片之间协同设计能力。

HBM4进入量产阶段，AI存储器迈向更高带宽时代

人工智能模型规模的持续扩大，让AI计算对存储带宽和容量的需求快速攀升。过去几年，HBM3和HBM3E已经成为高端AI加速器的关键存储方案，而HBM4的出现，则代表高带宽存储器进入新的发展阶段。

HBM4并不是简单的代际升级，而是一次围绕接口、容量、功耗和封装结构的全面优化。相比HBM3E，HBM4最重要的变化之一是接口宽度的大幅提升。HBM3E采用1024-bit接口，而HBM4进一步扩展至2048-bit。这意味着存储器能够在更低的单个I/O速率下，实现更高的数据传输能力。

对于AI计算而言，这种架构变化具有重要意义。大模型训练和推理过程中，需要持续处理大量矩阵计算和数据交换，更宽的数据通道能够减少等待时间，提高GPU等计算芯片的利用率。按照目前的行业规划，HBM4单堆栈带宽有望达到2TB/s以上，未来高规格产品还有可能更进一步提升。与此同时，HBM4支持更高层数的DRAM堆叠，通过12层、16层堆叠实现更大的存储容量。

容量提升对于AI应用同样重要。过去运行大型模型时，系统往往需要通过多个GPU之间的数据交换完成计算任务，而更大容量的HBM可以让更多模型参数直接驻留在高速存储器中，从而降低数据搬运带来的延迟和功耗。

不过，HBM4的提升并不仅仅依赖DRAM芯片本身，更依赖先进封装技术的发展。随着堆叠层数增加，封装厚度、散热能力、互连可靠性等问题越来越突出。因此，HBM4实际上推动了整个存储器产业链向更高水平的封装能力发展。

三大存储厂商围绕HBM4展开竞争

（图片来源：DIGITIMES）

目前，三星、SK海力士和美光正在围绕HBM4展开竞争。

SK海力士是HBM市场的主要领先者。在HBM3E时代，公司凭借较早的产品导入和与AI芯片厂商的合作，占据了较大的市场份额。在HBM4阶段，SK海力士继续推进高层数堆叠方案，并计划利用现有先进封装技术扩大产能。据《The Bell》报道，SK海力士已于6月底开始向英伟达批量供应12层HBM4，并正着手提高产量，为后续更大规模的增产做准备。

三星则依靠其IDM（Integrated Device Manufacturer）模式，在DRAM、逻辑芯片、封装和晶圆制造领域拥有完整产业链布局。公司希望通过垂直整合能力，在HBM4时代实现从存储芯片到先进封装的整体优化。

该公司近日宣布，已开始出货12层HBM4E样片；这是一款增强型产品，据称其速度比HBM4产品快20%以上。HBM4E采用第六代10纳米级（即1c）DRAM技术以及4纳米代工逻辑基础裸片。有媒体称，HBM4E样片的推出是三星努力改观在HBM（特别是针对英伟达的供应）领域落后于SK海力士和美光的一项重要举措。

美光虽然进入HBM市场相对较晚，但近年来持续加大投入，并通过HBM3E产品逐渐缩小与领先厂商之间的差距。在HBM4领域，美光也采取高性能路线，希望凭借带宽和功耗优势进入高端AI市场。

未来HBM4市场竞争，不只是存储容量和速度的竞争，也将成为封装技术、供应能力以及生态合作能力的竞争。

混合键合成为HBM下一阶段关键技术

随着HBM堆叠高度不断增加，传统微凸点（Micro Bump）连接技术逐渐接近性能极限。为了进一步提升堆叠密度、改善散热性能，混合键合（Hybrid Bonding）正在成为下一代HBM的重要技术方向。

传统HBM主要采用热压键合（Thermal Compression Bonding，TCB）结合微凸点方式完成芯片之间的连接。这种技术已经非常成熟，也是当前HBM产品大量采用的方案。然而，当HBM堆叠从8层发展到12层、16层甚至更高时，传统方案面临越来越明显的限制。

首先，微凸点本身需要占据一定空间。当互连数量增加时，凸点尺寸和间距进一步缩小的难度不断提高。其次，封装内部散热压力不断增加。HBM堆叠结构中，芯片之间填充的材料导热能力有限，热量容易积聚在中间区域，影响芯片可靠性和运行性能。

混合键合提供了一种新的解决方式。这种技术不再依靠传统焊料凸点，而是通过介电层和铜互连直接结合，实现芯片之间更紧密的连接。相比微凸点方案，混合键合具有更小的互连间距、更低的寄生电容以及更短的数据传输路径，因此能够支持更高密度的垂直互连。

对于HBM而言，这意味着：一方面，可以在相同封装尺寸下实现更多连接点，提高数据传输能力；另一方面，更紧密的结构能够缩短热传输路径，有助于改善散热性能。未来，当HBM继续向更高堆叠层数发展时，混合键合的重要性将进一步提升。

三星的 3D Cube-T 采用热压键合技术，而 3D Cube-H 则采用混合铜键合技术，以实现更精细的芯片互连 (图片来源：三星)

HBM4阶段仍存在工艺选择差异

虽然混合键合优势明显，但其大规模应用仍面临成本和制造挑战。

相比成熟的微凸点技术，混合键合对于晶圆表面处理、对准精度、洁净环境以及良率控制提出更高要求。因此，目前产业界并未立即全面切换到混合键合。

部分厂商认为，通过优化现有TCB、MR-MUF（Mass Reflow Molded Underfill）等技术，仍然可以满足HBM4阶段部分产品需求。与此同时，随着HBM封装标准调整，部分厂商获得了更大的封装厚度空间，也降低了立即采用混合键合的压力。

因此，未来几年可能出现两种技术路线并存的情况：HBM4阶段，成熟封装技术继续承担大规模量产任务；而混合键合则逐步进入高端产品，为下一代HBM4E甚至HBM5做准备。

从长期趋势来看，随着AI芯片对带宽和功耗要求不断提高，混合键合仍然可能成为高密度3D存储封装的重要技术基础。

HBM + 逻辑 + 硅光子 

AI计算规模不断扩大，单颗GPU和单个服务器节点的性能提升已无法满足未来需求。未来AI基础设施将向更大规模集群发展，而数据传输能力正在成为新的限制因素。

传统电互连方案在高速、大规模系统中面临功耗增加和信号衰减问题。为了突破这一限制，硅光子（Silicon Photonics）和共封装光学（Co-Packaged Optics，CPO）技术开始受到关注。

未来的AI系统可能不再只是简单的：GPU + HBM；而是进一步发展为：计算芯片 + HBM + 光互连的高度集成结构。通过将光学模块靠近计算芯片和高速存储器，可以显著减少电信号传输距离，降低通信功耗，同时提升系统带宽。这种方向代表了AI硬件发展的一个重要趋势：未来性能提升不仅来自单个芯片能力提升，而来自计算、存储和互连技术的整体优化。

三星近日公开宣称正在开发一种结合了高带宽内存（HBM）、逻辑芯片和硅光子（SiPh）技术的先进封装方案。三星将这种方法称为“AI 芯片与系统协同优化”（AI Chip to System Co-Optimization）。该公司不再孤立地开发内存、处理器和光互连组件，而是致力于在系统层面实现它们的协同优化。

按照规划，三星将于2027年推出采用热压键合的光学引擎，2028年导入混合铜键合技术，并计划于2029年提供完整的CPO一站式解决方案，推动AI芯片向计算、存储与光互连深度融合发展。

HBM4 Base Die技术竞争

在HBM早期发展阶段，底部逻辑芯片（Base Die）的作用相对简单，主要负责DRAM堆栈管理、接口连接以及基本控制功能。然而，随着HBM进入HBM4时代，Base Die的重要性正在快速提升，存储器从“堆叠”走向“智能控制”。

HBM4最大的变化之一，是接口宽度从1024-bit提升至2048-bit。随着数据吞吐量翻倍增长，传统简单控制逻辑已经难以满足需求，Base Die逐渐从一个连接层，转变为整个HBM堆栈中的核心控制中心。

未来的HBM Base Die不仅需要负责存储器与GPU之间的数据传输，还可能集成更多智能化功能，例如错误校正（ECC）、数据管理、功耗优化以及近存计算（Processing-in-Memory，PIM）相关功能。

可以看到，HBM的发展方向正在发生变化：过去竞争重点主要集中在DRAM制造工艺、存储密度以及堆叠层数；未来，逻辑控制能力和先进封装协同设计能力将成为新的竞争关键。

三大厂商选择不同Base Die路线

在HBM4 Base Die的开发上，三星、SK海力士和美光采取了不同策略。

(图片来源：DIGITIMES)

三星依靠自身完整的半导体制造体系，选择更加激进的路线，将HBM4 Base Die导入先进逻辑制程。三星拥有晶圆制造、DRAM、封装等完整产业链，因此能够尝试将存储器与先进逻辑芯片进行更深层次整合。采用先进逻辑节点制造Base Die，可以带来更高性能、更低功耗以及更强的数据处理能力。但与此同时，先进逻辑制程与传统DRAM制造流程存在明显差异，如何保证良率和生产效率，是需要解决的问题。

相比之下，SK海力士采取了更加稳健的策略。由于HBM4 Base Die已经承担越来越复杂的逻辑功能，SK海力士选择与台积电合作，利用成熟逻辑制造能力生产Base Die。这种模式能够借助台积电成熟的先进逻辑工艺和制造经验，降低早期量产风险，同时保证供应稳定性。对于SK海力士而言，这种合作模式也体现了当前AI芯片产业链的新趋势：即存储厂商与逻辑制造企业之间的界限正在逐渐模糊。未来高性能AI芯片，不再由单一企业完成所有环节，而需要存储、逻辑、封装企业共同协作。

美光则采取相对渐进的策略。虽然美光在HBM市场起步较晚，但近年来不断加强先进封装和逻辑设计能力，希望通过自主技术路线提升竞争力。未来随着HBM4E以及更高规格产品发展，美光可能进一步强化Base Die设计能力，并通过存储工艺与逻辑技术结合形成差异化优势。

HBM4竞争的核心正在发生变化

从HBM3到HBM4，行业竞争重点正在发生转变。