台积电 A14：性能和良率进展迅速

根据台积电在本周法新说明会上提供的最新消息，台积电的 A14（1.4纳米级）制造工艺在过去三个月中取得了快速进展，且明显领先于处于相同开发阶段的 N2。该技术在智能手机和 AI/HPC 应用领域也面临着强烈的客户兴趣和参与度。

“A14 技术开发正按计划进行且进展顺利。内部产品级载具展示了接近 90% 的器件性能和接近 90% 的 256Mb SRAM 良率，”台积电首席执行官魏哲家在面向分析师和投资者的法新说明会上表示。

A14 —— 预计将于 2028 年下半年投入量产 —— 在性能和良率提升方面正取得快速进展。今年 4 月，该公司透露该生产节点实现了 >85% 的目标晶体管性能和 >80% 的 256Mb SRAM 良率。大约三个月后，这两个数字都接近 90%，这表明器件性能提升了约 5%，SRAM 良率提升了近 10%。

作为对比，台积电的 N2 在 2023 年 4 月时，在 256Mb SRAM 测试芯片上展示了超过 80% 的目标器件性能和超过 50% 的良率。到 2024 年 4 月，该工艺已推进到超过 90% 的目标器件性能和超过 80% 的 SRAM 良率。虽然开发轨迹不具有直接可比性，但这些数字表明 A14 的成熟速度明显快于处于类似开发阶段的 N2。

与 N2 在类似开发阶段相对缓慢的成熟过程相比，A14 极为快速的进展可能至少部分归因于台积电在全环绕栅极（GAA）纳米片晶体管方面日益增长的经验。回到 2023 年，该公司几乎没有生产全环绕栅极（GAA）纳米片晶体管的经验，因为 N2 是其首个采用这种结构的工艺技术。相比之下，A14 依赖于台积电的第二代 GAA 器件，因此它可能受益于在 N2 开发和量产期间积累的晶体管设计改进、工艺精炼和制造专业知识。

看起来台积电可能已经消除了 A14 和 N2 的许多良率限制因素，但请记住，高 256Mb SRAM 良率仅表明在高度重复的测试结构中具有足够低的缺陷密度和良好的工艺均匀性，但它并不直接代表商用处理器的功能或参数良率。

尽管如此，在距离预期量产开始还有约 2.5 年之际，接近 90% 的器件性能和接近 90% 的 256Mb SRAM 良率使台积电的 A14 进展远超 N2。这种进展有可能使台积电在客户设计准备就绪的前提下，提前开始使用 A14 进行大规模制造（HVM），或者以优于往常的功能和参数良率启动 HVM。

谈到客户设计的准备就绪情况，魏哲家指出，客户正努力提前对其 A14 设计进行流片（tape-out），这是一个好迹象。同样有趣的是，尽管 A14 缺乏超级供电网络（Super Power Rail）背面供电（A12 将在 2029 年下半年获得 SPR），但它不仅将被客户端处理器采用，还将用于 AI/HPC 应用。

“我们正观察到智能手机和 HPC/AI 应用领域强烈的客户兴趣和参与度，且客户的新流片活动正在进行中，并提前于计划，”魏哲家说。

A14 是台积电的下一代工艺技术，它将公司的第二代 GAA 纳米片晶体管与新的标准单元架构相结合，以提高性能、功耗效率和晶体管密度。与 N2 相比，台积电预计 A14 在相同功耗和晶体管数量下将提供 10% – 15% 的性能提升，或者在相同频率和复杂度下降低 25%–30% 的功耗。该节点预计还将使混合设计的晶体管密度增加约 20%，逻辑设计的晶体管密度增加 23%。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

加星标⭐️第一时间看推送