变化正在到来，但快慢取决于数据是否可得，以及芯片厂商何时有足够信心让 AI 接手。
本文要点：
工具目前是按既定用法来构建的。面向智能体（agentic）方案时，它们将转变为可调用引擎的集合。
智能体既可能由 EDA 公司为设计公司打造，也可能由更大型的设计公司自建，从而有可能改变 EDA 商业模式。
工程师的角色会变，但究竟如何变，目前并不确定。
正文：
智能体方案不只是给现有工具套一层外壳。它们会把工具变成一组可调用引擎，由 AI 部署、由工程师管理。这将影响工具本身、催生新的流程，并改变工程师的角色。
如今任何讨论都少不了谈 AI 的影响——无论主题是 EDA 工具、方法论，还是团队成员。对所有这些对象，目标都是弄清如何采用 AI，以及如何确保参与者不被落下。竞相采用既带来机会，也带来不确定性。
有些说法——或许今天并不完全现实——甚至会消掉整个 EDA 行业。“有了 AI，大家常谈的是：拿到一份SPEC规格说明，就能帮你生成测试计划；或者拿到SPEC，就能帮你生成代码”西门子 EDA（Siemens EDA）高级副总裁兼总经理 Abhi Kolpekwar 说。“‘给我SPEC，我就能给你生成形式化性质（formal properties）。’他们声称，读SPEC并把它转成某种可交付产物，正是 AI 很适合解决的问题。”
对任何现实中的半导体器件而言，今天就采用这种做法的可能性微乎其微。风险会很高，而失败的代价意味着，大家在一定程度上仍会继续依赖现有方法论。“也许会有一个子智能体做SPEC分析，一方面推导设计分解，另一方面再做测试计划，”新思科技（Synopsys）技术成员 Ramesh Narayanaswamy 说。“用户想审阅结果，但他们也可能再要一个备选模型，让这个模型来批评第一个模型的输出。越靠近SPEC，人就越需要参与其中——至少现在如此——因为SPEC并不容易交叉核对。你误解了一段，就是误解了一段。但在验证侧可以用一些交叉检查，保持这种独立性。你希望同一错误不会同时出现在两条工作链里；在人类解读中，这一点也大体成立。那些基于细微沟通偏差的缺陷很难缠，也难找，但你可以通过把模型当审阅者来减少一部分，从而让人有更多带宽去做审阅。”
这并不意味着他们不能去想办法优化设计或流程。“我的管理层告诉我，必须把 AI 用到我的问题上”——是德科技 EDA（Keysight EDA）高级总监 Alexander Petr 与客户交流时经常听到的话。“我总说这是本末倒置。你应该先问：‘我到底要解决什么问题？’然后再找能帮你克服该问题的 AI 技术。AI 是自动化的下一轮演进。我们一直在把工具连起来。每家公司都有 CAD 使能团队，他们通过连接工具来搭建工作流，写胶水代码让流程更高效、更有效。现在的问题变成：‘怎样把它变成一个优化问题？优化环应该落在哪里？哪里要人参与？哪里要人做签核？哪些事交给机器？’一旦你能描述自己的流程以及要建的环，我们再谈挑战，以及 AI 能帮到哪里。”
要从 AI 中拿到最大收益，可能还需要其他改变。“最清楚的教训之一是：智能体验证在结构化、可追溯的工程环境中效果最好，”Arteris 产品管理与市场副总裁 Andy Nightingale 说。“当SPEC、覆盖目标、架构意图和验证数据是机器可消费且彼此良好连通时，AI 系统表现会好得多。”
SPEC往往写得并不好，还会在开发流程中改动。“如果你把一份SPEC丢给工具或聊天机器人，我不在乎那个聊天机器人有多强。SPEC不好，你就有麻烦，”楷登电子（Cadence）产品市场总监 Paul Graykowski 说。“真正核心的是心智模型；当工具说‘这有问题’时，工程师与之协作就能帮上忙。工程师可以和工具一起解释，然后工具再给出回答。或者你作为工程师自己去看，再让它向你解释这是怎么工作的。”
传统上，半导体行业变革偏慢。“未来很有意思，我们内部也在头脑风暴：随着行业变化，如何改变 EDA 的未来，”楷登杰出工程师 Hamid Shojaei 说。“但我不认为很快就会发生。人们不会相信一个仪表盘显示覆盖率 100%、所有测试都过。他们需要一定程度的信任，才会去做流片。改变心智需要很长时间。但人们需要灵活，未来很多事情都可以变。”
工具演进
核心工具不太可能被替换。“有人声称他们不再需要工具。‘我的智能体就会告诉我这个设计准不准，’”西门子的 Kolpekwar 说。“行业 EDA 工具存在很久了。它们计算密集，经过认证，久经考验。如果有人说我要用 LLM、用一个概率模型来问这个设计对不对，我很难信。有谁只想用一个 LLM 就把芯片流片出去吗？”
尽管仿真等核心工具在可预见的将来仍可能保留，它们仍可能演进，以更好嵌入智能体流程。“验证产品会越来越朝情境化、工作流感知的平台演进，以机器可消费的形式暴露意图、元数据、可追溯性与调试知识，”Arteris 的 Nightingale 说。“未来的工具需要在全生命周期里把需求、实现、验证证据和系统行为连起来。智能体验证的现实价值，不在于自主完成设计签核，而在于放大扎实的工程方法论，并为日益复杂的系统验证问题提供更高杠杆。”
今天的工具往往试图完成一整套操作，所需的粒度可能会变。“流程需要能够把适于目的的计算引擎组合起来，以满足客户要求，”Kolpekwar 说。“比方说你在做设计，有多种关切：功能验证、安全合规、信息安全合规。你可能还想要早期性能估计，于是你需要一种验证方案，能按需、按适于目的的方式动态调用这些引擎，再把它们产生的数据彼此交换，最终给出结果。我真心认为，引擎会汇聚在一起、彼此交互，给你想要的东西。”
工具其实已经在变。“我们在试图创建更多结构化信息，让模型可以解释，”新思的 Narayanaswamy 说。“也有机会把模型编排注入工具的各个阶段。我们许多工具有大量启发式算法，我们会编排一连串优化。你其实可以让这种编排发生在‘自学习智能体’里。只要有一个目标度量，这些东西就能学习。”
EDA 行业靠卖工具为生，因此行业未来健康状况与卖出的工具数量及其提供的价值直接相关。“如果 EDA 行业走向智能体开发，智能体对半导体公司而言就像虚拟工程师，”楷登的 Shojaei 说。“与其把钱付给员工、再招越来越多人做芯片设计，他们可以把钱付给这些来自 EDA 行业的虚拟工程师。商业模式未来会变，技术也会带来新想法，但 EDA 行业肯定有巨大机会。”
实现方式可以有好几种。“在应用分析型 AI 的人里，光谱很宽，”Kolpekwar 说。“第一类是有钱的。他们口袋深，已经养了一批 AI 工程师或数据科学家，在写自己的框架、自己的智能体。他们只需要引擎访问权限。这些是高度成熟的用户，又可以分成两类。第一类是：‘我们知道自己在干什么。把工具给我们，我们自己搞定。’第二类是：‘我们试过了，对我们不行，我们认为 EDA 厂商能写出更好的智能体。’然后还有第三类客户。他们定好了策略，希望 EDA 公司进来，搭框架、塞工具、做智能体。这可以是交钥匙项目。”
一个大问题始终是：训练 AI 所需数据的获取。“过去 50 年，半导体行业在 IP 保护上很成功，”是德的 Petr 说。“没人会为了启用某个流程就把 IP 交出去。这让讨论更困难一点。如果你没法从互联网上刮知识，就意味着你必须以某种方式注入它。有知识的人必须是注入的人，于是这就成了一个分布式问题。EDA 厂商有知识，晶圆厂有知识，设计公司也有知识。”
这意味着需要伙伴关系与协作。“对 EDA 厂商来说，很重要的是认识到自己是合作伙伴，而不是某个流程的拥有者，”Kolpekwar 说。“合作伙伴意味着提供那种情境智能，使我们能够与最终用户一起，把变革管理得更好。这是会演进的一个领域，成熟需要时间。但我真心相信，我们有能力创建情境与情境智能，它不仅理解变化，还能在给定流程情境中结合历史与可能的未来，做出更知情的决策。”
工程师演进
从早期迹象看，工程师的角色可能越来越变成监督者与审阅者，而不是动手执行者。“在软件领域，大概是 1 个项目经理对应 10 个开发者，”Narayanaswamy 说。“今天，工程师需要更多从产品角度思考，去组织与架构产品，而构建的细节——在护栏之内——可以由智能体完成。他们需要上探到架构师与产品经理的复合角色。那是走向。我猜想在 EDA 里会稍慢一点，因为芯片设计对稳健性要求更高，也理所当然更厌恶风险。这会让进程慢一些，但很可能还是会到那儿。”
他们的角色会变，这点很清楚。“验证团队可能会从手工处理数据，转向管理意图、策略与风险，”Nightingale 说。“工程师可能更少花时间去关联日志、调试重复失败，而更多时间去定义有意义的场景、校验 AI 生成的结果，并理解系统级行为。最有价值的工程师，会越来越是那些明白需要验证什么、以及为什么要验证的人，而不只是生成验证内容的人。”
其他人也同意。“验证团队会向更高层的编排角色演进，验证工具本身也会变成智能体平台，跨整个设计与确认栈进行协调，而不再是孤立的点解决方案，”ChipAgents 首席执行官 William Wang 说。
随着时间推移，这可能改变他们的岗位职能。“如果我们在合理程度上成功落地智能体验证，那么所有验证工程师都会开始变成验证科学家，”Kolpekwar 说。“他们大量时间会花在分析发生了什么、提供更高层次的工程判断、做一些实验、落实一些假设，然后驱动一套策略，从根本上建立起我们可以把这个设计流片的信心。”
想正面结果总是更容易，但也可能出现其他副作用。“与以往的验证进步不同，AI 不只是现有技术的线性延伸，”AMIQ Consulting 合伙人 Stefan Birman 说。“变量很多，未知的未知也很多，我们大家都有很多要学。例如，人们发现人类需要检查并确认所有 AI 生成输出。这通常比自己动手做工作更没意思，因此工程师担心工作会变得更不具创造性，甚至有一天会消失。”
责任可能在团队成员之间重新划分。“过去，设计人员被鼓励在交给 DV 团队之前多做一些验证，”Shojaei 说。“效果并不理想。但单元测试智能体可以让设计人员做那部分验证。他们不必再知道怎么写断言。智能体可以代劳。他们不必再知道怎么跑形式化验证，或写 tcl 文件，或搭一个运行工具的文件。生成那些 EDA 配置文件，AI 很拿手。几分钟内他们就能有一个很像样的形式化或 SystemVerilog 测试平台，以及一个能跑它的智能体。智能体甚至帮他们调试并定位根因。他们不必把覆盖率关到 100%。他们需要找到容易的 bug，好让验证团队不必在这些问题上耗大量时间。”
智能体是否封装了它们所需的全部知识，尚不清楚。“你必须构建能盯着工程师肩膀、向他们学习的方案，”Petr 说。“工程师从来不怎么把知识写下来。培养年轻工程师，通常是把他们和资深工程师配对。这个概念也可以用到 AI 上。这是一种监督学习思路，可以建进流程。你也可以试无监督做法，本质上是强化学习，但挑战变成：你需要定义目标，好让系统开始跑、用全自动优化环去撞目标。难点在于：‘谁能把目标描述得足够完美，好让系统不整出一堆胡言乱语？’”
无论工程师处在什么层级，有一条关键信息：“工程师必须能够适应，借助 AI 变得非常高效，这样他们就不会是被 AI 替换的那个人，”Graykowski 说。
来源：
https://semiengineering.com/the-impact-of-ai-automation-on-chip-design/
今日推荐：
Cadence 中国用户大会开启报名
