7月17-20日，以“智能伙伴，共创未来”为主题的 2026 世界人工智能大会（WAIC）在上海盛大召开。中国科学院计算所、开芯院联合发布开源芯片验证AI智能体；亚信安全倡导将“智能体身份安全标准”注入到RISC-V国际协会相关工作组；微纳核芯牵头RISC-V统一标准，搭建全链路自主软硬件生态；无问芯穹与国家人工智能应用中试基地联合发布RISC-V架构新一代全栈自主可控AI PC；先楫半导体打造RISC-V架构机器人实时运动控制平台。

中国科学院计算所、开芯院联合发布开源芯片验证AI智能体

7月17日下午，UCAgent在世界人工智能大会“RISC-V与AI融合发展论坛”正式发布。中国科学院计算技术研究所联合北京开源芯片研究院，成功研发UCAgent——全球首个开源的芯片验证AI智能体。

目前，UCAgent已在开源高性能RISC-V处理器核“香山”中实际应用，结果表明，UCAgent可实现验证效率的数量级提升，原需1到2个月的工作量，现在仅需数小时即可完成。标志着芯片验证从“人力密集”走向“智能高效”。

亚信安全倡导将“智能体身份安全标准”注入到RISC-V协会相关工作组

亚信安全认为，RISC-V生态的繁荣绝非单打独斗可以实现。亚信安全未来将重点从三个维度与生态深度协同：

标准协同（Security by Design）： 亚信安全将积极倡导将“智能体身份安全标准”注入到RISC-V国际协会的相关安全工作组中，让智能体的身份标识、鉴权协议成为芯片设计的标准语言。

能力开放（基因注入）： 亚信安全愿意将自身在“智能体身份安全”上的核心能力，无保留地向RISC-V芯片厂商和IP提供商开放，在芯片出厂、固件刷写阶段就注入安全的基因。

应用协同（样板间打造）： 联合产业链上下游，在智能汽车、工业控制等关键领域共同落地“基于RISC-V + 智能体身份安全”的端到端行业标杆方案。

面对“RISC-V+AI”的历史机遇，亚信安全将致力于发挥“安全连接器”的作用，通过标准协同、能力开放以及应用协同，向上连接芯片厂商，中接工具链与操作系统厂商，下接行业用户，共同构建端到端的可信生态体系。

在开源与AI交汇的新浪潮下，让RISC-V高效释放AI智能体的算力价值，让安全能力切实守护智能体的行为边界，产业链上下游的紧密协同，将是推动“RISC-V+AI”行稳致远的关键基石。

微纳核芯牵头RISC-V统一标准，搭建全链路自主软硬件生态

7月18日，2026世界人工智能大会「重构算力」高端制造专场期间，微纳核芯发起人及首席科学家叶乐带来《首创三维存算一体3D-CIM™芯片，开启大模型推理万亿新赛道》主题分享。

作为中电标协RISC-V工委会存算一体工作组组长单位，微纳核芯牵头打造全球首个RISC-V存算一体标准，开源配套扩展指令集、算子库与适配编译器，打通指令集、编译工具、硬件架构完整自主链路，配套全流程风险监测预警机制，筑牢AI安全底线。

无问芯穹与国家人工智能应用中试基地联合发布RISC-V架构新一代全栈自主可控AI PC

未来，双方将持续推进国产软硬件适配与场景创新，联合产业链伙伴完善AI PC生态，加速国产AI终端规模化应用。

先楫半导体打造RISC-V架构机器人实时运动控制平台

人工智能正加速从数字世界走向物理世界，而机器人正成为AI落地最重要的载体之一。如果说大模型赋予机器人"智慧的大脑"，那么高性能控制芯片则是驱动机器人精准感知、实时决策和稳定运动的"神经中枢"。

作为国产高性能RISC-V MCU领军企业，先楫半导体（HPMicro）正凭借领先的实时控制、高算力、高性能及丰富的机器人应用生态，为机器人产业提供坚实的底层技术平台。

HPM全系列基于高性能RISC-V架构、主频高达480MHz -816MHz，能够支持复杂运动控制算法、FOC控制、轨迹规划及多任务实时调度，为机器人多自由度协同控制提供强劲算力支撑。