盛夏七月，EDA开放创新合作机制（EDA²）在产教融合、标准研制、评测服务、生态推广等方面全面推进，多项重磅事件落地。本文为您梳理7月动态，全览EDA²最新进展。
一
创新加速
产教融合工作
本月进展
学术基金工作进展
已召开第一次学术基金专家委员会会议，投票选出了3个指南课题；已启动2026年EDA²学术基金资助项目建议的征集工作，分为揭榜、自由探索、青年基金三类课题，8月16日征集截止。后续将组织相关评审工作，选出最终资助的课题，并在9月1日IDAS会议上公布相关情况。
ISEDA 2026财务决算
ISEDA2026财务决算数据完整，财务审核完毕，一切符合规范。
EDA前沿专著出版工作
促进会赞助西电出版社的赞助费已到位，后续双方将合力加快基于EDA²《EDA技术白皮书》系列技术路线图前沿专著的出版工作。
EDA芯片科普夏令营活动圆满结束
由EDA²主办、浙江创芯承办的“芯”启航 · 探秘芯片之旅芯片科普夏令营活动圆满结束，反响良好。EDA² 将持续深耕青少年芯片科普沃土，积极联动产业生态伙伴，持续推出研学实训与科创体验活动，为广大热爱集成电路、心向“中国芯”的少年构筑逐梦阶梯。
下月重点规划
召开学术基金专家委员会第二次会议，对征集到的课题进行评审，选出最终资助的课题；
IDAS2026 - EDA² 生态展区布展工作（创新成果孵化版面）；
ISEDA 2027准备工作。
二
研发加速
标准制定
本月进展
体系建设进展
《包含时序功耗等信息的标准单元库文件格式》、《IP物理集成协议》、《面向3DIC芯片设计的工艺模型工具数据交互接口》、《电子设计自动化工具评测规范 第 4 部分：数字逻辑设计与验证工具》、《曲线掩模数据存储格式》等5项标准的送审稿并发起函审投票通知。
公示链接：
https://www.eda2.com/standard/notice?id=2077569719817310209
https://www.eda2.com/standard/notice?id=2080544626066952193
https://www.eda2.com/standard/notice?id=2083472131423793153
https://www.eda2.com/standard/notice?id=2083473880870129666
https://www.eda2.com/standard/notice?id=2083535358551715841
《设计约束格式》、《应用于板级设计的网表格式》、《封装基板设计制造约束文件》3项标准提案通过技术审查。
标准会议
7 月 2 日，由 EDA² 主办、上海张江高科园区开发股份有限公司及张江高科 895 孵化器联合支持的韬（τ）EDA 工具链专题研讨会在张江成功举办。本次会议以韬（τ）技术产业落地为核心，在国内头部 EDA 企业、高校专家学者主动踊跃参与下，会议围绕韬（τ）技术以及τ路径下EDA工具链关键挑战与应对、以及各领域如何协同等关键议题深度研讨，完整梳理国产 EDA 支撑韬技术演进的技术路线、现存痛点与生态协同路径，为国内韬 （τ）EDA 全工具链建设凝聚共识、明确方向。
各标准委员会的最新进展
下月重点规划
体系建设：推动下发26年第三批团体标准制修订计划，包含《设计约束格式》等3项标准；发布《包含时序功耗等信息的标准单元库文件格式》、《IP物理集成协议》、《面向3DIC芯片设计的工艺模型工具数据交互接口》、《电子设计自动化工具评测规范 第 4 部分：数字逻辑设计与验证工具》、《曲线掩模数据存储格式》等5项标准。
标准会议：举办AI SC 研讨会及HPDK大湾区技术沙龙。
评测中心进展
评测中心依托“1专区3平台”能力，面向客户提供货架组件评测、标准评测、Regression测试以及工具评价等服务，以积分消费机制促进评测中心持续发展。
本月进展
评测中心
7月碧玄岩各项测试服务业务积极展开：
碧玄岩基于自动化&AI测试技术的与多家客户及EDA企业进行技术交流和研讨；
第三届中国芯EDA专项评奖规则已发布，技术创新重点关注和扶持小微企业创新，产品革新重点关注最终客户的反馈，报名7.31日截止；6.26日，针对中国芯EDA专项专门组织直播解读背景，变化及今年特色并现场解答各方提出的疑问，当前报名踊跃，截止当前，已有40+企事业单位报名；
α联合测试7月联合测试活动有序进行中，多家重点工具联合测试积极推进中。测试用例数持续提升；
数据专区case累计数量21775，本月新增用例613。
测试TMG
电子设计自动化工具评测规范 第3部分：晶圆制造工具，编制中，6月15日已经组织相关单位和专家进行了一轮评审，7 月 25 日更新版草案进行了第二轮评审；电子设计自动化工具评测规范 第4部分：数字逻辑设计与验证工具已公示,意见征集确认中；
基于标准验证能力展开分析研究，基于当前情况，需要增强标准验证文本用例的要求和审核，作为关键资产交付，同时补全之前部分缺少的交付件；已在最新的标准验证环节应用；完成测例和工具验收的标准10个；总共完成测例54526条；新标准liberty和库交换格式测试进行中；新启动团标《IP物理集成协议》的验证工作；
积极参与EDA² AI SC关于测试数据AI生成的讨论以及IDAS“汉擎创新”分论坛测试相关内容的策划和准备。
下月重点规划
TMG加强自动化&AI测试技术的联合研讨，推动碧玄岩先进测试模式在更多的企事业单位进行应用和创新；
完成两个测试标准的发布；（电子设计自动化工具评测规范 第3部分：晶圆制造工具，电子设计自动化工具评测规范 第4部分：数字逻辑设计与验证工具）；
支撑好AI SC关于测试数据AI深入生成研讨及IDAS“汉擎创新”分论坛评测项目内容的准备。
三
推广加速
琅琊格进展
本月进展
多元化组件上架情况
下月重点规划
优化琅琊格界面框架，提升平台易用性与用户操作效率。
IDAS 2026产业峰会进展
本月进展
IDAS2026产业峰会计划于2026年9月1日~2日在张江科学会堂举行，当前整体方案已确定，本次峰会论坛由2场主论坛和14场专题论坛组成。其中，分论坛主题方向为：泛模拟与存储设计、数字逻辑设计与验证、数字物理实现与签核、电磁热力光仿真技术、工艺及制造使能、制造与良率工程、Chiplet&先进封装等芯片全流程领域专题，韬设计技术、工艺及韬器件、汉擎创新、半导体AI技术及应用论坛（一）——AI驱动设计-EDA协同、半导体AI技术及应用论坛（二）—— Agentic EDA智能体赋能等创新专题，以及EDA标准国际化研讨会、EDA产业人才发展等生态专题；
峰会整体议程确定并发布，启动会议报名；与各个承办单位协作，确定各论坛的议程和嘉宾，目前首批演讲嘉宾已发布；
会议通过IDAS委员会和组委会及会务团队例行运作，会议的整个会场搭建方案、内外部方案、物料方案、展示方案等关键方案已完成基线，完成现场推演，已启动展商搭建方案确定、宣传物料征集。
下月重点规划
持续展开IDAS会议的宣传，发布主论坛和分论坛的详细议题和嘉宾，完成整个会议方案的推演和彩排，完成内外场、展厅设计、物料设计及准备、会议材料收集等会议准备工作。
中国芯EDA专项进展
本月进展
中国芯EDA专项奖征集工作已完成征集，已收到申报材料40+份.
下月重点规划
对已征集到的材料，组织评审专家组在8月份完成评审。
四
产业热点行业动态，洞悉当下 EDA 发展趋势
重构工程创新：新思科技开启智能体AI设计范式革命
2026年7月新思科技提出“重构工程创新”理念，将AI芯片设计分为四阶段，第四阶段智能体AI成为并行研发伙伴，可自主重构作业流程，在验证、测试、IP环节显著压缩研发周期。行业现存工程师认知、AI结果可信性两大痛点，厂商提出前端落地、后端校验分层方案；并预判三年内无法实现全自主流片，人机协同为常态。新思依托350亿美元收购Ansys补齐多物理场能力，推出L4级AgentEngineer智能体工作流，布局数字孪生、多芯粒技术，在中国主打物理AI赛道，推动从“能做芯片”转向“一次做对”。
新思科技全新发布Multiphysics Fusion解决方案，EDA与多物理场融合开启协同设计全新时代
2026年7月新思发布Multiphysics Fusion，整合自有EDA与Ansys签核级多物理场仿真能力，将热、电磁、电源完整性分析嵌入时序签核、多芯片、模拟设计全流程，依托英伟达GPU加速，时序分析速度和设计收敛速度显著提升。方案覆盖时序签核、设计收敛、3DIC、模拟与光子设计四大场景，已获联发科、英伟达、三星等头部企业验证，可提前发现跨芯片、封装物理缺陷，减少后期迭代返工，适配AI与高性能计算先进芯片设计，解决先进节点与Chiplet架构物理约束瓶颈。
Chiplet时代EDA范式变革：多物理场融合验证成为主流设计签核标准
芯片设计行业正在发生关键转变：硬件验证从设计收尾环节转为内嵌式闭环流程。新思Multiphysics Fusion将多物理场分析前置，ThermoDSE把热、良率约束纳入架构探索；西门子Tessent UltraSight将片上监控作为SoC标配；台积电与新思演示UCIe芯粒在片监测修复。AI集群芯片静默数据损坏、先进封装高昂成本倒逼变革，受益方为AI芯粒设计团队，验证咨询、ATE厂商承压。行业痛点是异构多芯粒UCIe修复标准缺失、一体化签核可信度待验证，建议设计阶段同步开展热与良率仿真，提前搭载片上监测架构。
西门子收购Precision Innovations，以AI助力SoC设计探索与优化能力
2026年7月西门子EDA收购Precision Innovations，补强AI驱动的早期SoC架构设计探索能力。该企业基于OpenROAD框架开发工具，可在设计前期快速评估数千种架构方案、优化PPA指标、缩减迭代周期。收购后其技术并入西门子数字设计平台，形成覆盖架构规划、物理实现、全生命周期管理的端到端流程。当前AI芯片SoC复杂度激增，客户亟需高效早期权衡工具，整合方案可缩短流片周期，助力半导体团队在项目早期锁定最优架构，适配AI、高性能计算等复杂芯片研发需求，完善西门子EDA全栈AI布局。
台积电批量下单，Cadence连续并购：AI芯片要变了？
2026年7月，两大行业信号更加凸显AI芯片竞争延伸至系统层：台积电EDA供应商新增PCB厂商Zuken，重视芯片后段板级协同；Cadence连续收购EMA、FlowCAD补强PCB与器件数据库能力。当前AI硬件瓶颈由芯片内部转向散热、高速互联、封装与PCB协同，Cadence加码Chip-to-System布局，推进Agentic AI自主设计流程，EDA商业模式向“订阅+按量计费”转型。AI、先进封装拉动IP业务高增，行业共识：算力比拼不再单看单芯片制程，“芯片-封装-单板”全链路协同设计能力成为核心竞争壁垒。
利用系统级数据来优化众核AI和ML芯片
Cadence在“利用系统级数据来优化众核AI和ML芯片”白皮书（点击下载链接获取）中围绕AI众核SoC软硬件协同验证难题展开分析论述：多核架构线程交互、共享内存调度复杂，传统碎片化调试方案难以定位性能缺陷，验证成本占芯片研发七成。西门子推出Tessent嵌入式分析平台，集成硅IP、配套软件工具，在芯片设计早期内置系统级监测硬件，可在仿真、流片后实时采集片上运行数据，支撑软硬件联合调优。该方案适配异构AI加速器，补齐分布式并行算力可视化短板，帮助研发团队提前发现架构低效瓶颈，缩短AI芯片等复杂众核产品高效开发需求。
IHP发布首款具备实际制造路径的开源装配设计套件
2026年7月德国IHP（莱布尼茨高性能微电子研究所）发布欧洲首款可落地制造的开源2.5D芯粒装配设计套件IHP Open ADK，基于自研SG13G2工艺与IntM4TM2中介层技术，提供完整开源2.5D异构集成设计流程，配套3D可视化工具与开源，chiplet标准化描述格式，无专利与会员门槛。套件面向高校、初创企业，解决商用EDA工具昂贵、开源领域缺失芯粒封装完整设计流的痛点，可完成裸片摆放、中介层布线、制造文件输出全流程，助力欧洲半导体自主创新，推动先进封装底层标准开源共建，降低异构集成研发门槛。
新思科技与英特尔晶圆厂为14A工艺认证AI驱动的EDA流程
2026 DAC大会上新思与英特尔晶圆厂完成14A先进工艺AI EDA流程认证，将多物理场分析深度嵌入设计全周期，实现硅、封装、IP跨域PPA协同优化，适配当下主流多芯粒AI架构。依托3DIC Compiler平台原生支持英特尔EMIB封装与UCIe、HBM高速互联自动布线，同步分析互连热梯度，提前规避架构瓶颈；配套PCIe7.0、224G SerDes全套IP降低集成风险。整套AI流程打通先进工艺制造与系统级仿真壁垒，帮助AI、HPC芯片团队在流片前完成全维度约束收敛，缩短先进节点产品上市周期。
芯和半导体携手联想集团国产EDA率先落地AI智能体实战应用
2026 DAC大会上芯和半导体联合联想发布国内首个量产落地的EDA AI智能体方案，聚焦PCB芯片到系统全链路闭环，覆盖元器件自动建库、智能布局、DRC检查、DDR与SerDES高速仿真优化四大模块。该方案已在联想AI PC主板完成实测，元器件建库效率和高速链路仿真寻优效率大幅提升。区别于海外厂商聚焦数字前端AI，芯和智能体深耕SI/PI电磁热多物理场仿真，打通芯片、封装、单板端到端自主优化，填补国产系统级EDA智能体商业化落地空白，开拓本土AI硬件智能化设计路径。
WAIC 2026合见工软贺培鑫：EDA与AI双向赋能以全栈工具链开辟国产芯算发展新路径
WAIC 2026上合见工软CTO提出EDA与AI双向赋能飞轮逻辑，国产全栈EDA从三层支撑AI芯片：数字前端前移验证、后端依靠3D集成优化性能、自研高速互联IP打通算力集群协同。其自研UDA2.0升级为AI智能体，支持自然语言驱动 RTL生成、仿真纠错全闭环；后端用机器学习减少布局布线迭代。当前国产芯算协同存在封装PDK不完善、互联协议分散、软硬件绑定三大壁垒，企业计划补齐全栈EDA工具，推进先进封装与高速互联标准化，实现芯片、算力、应用设计阶段一体化协同优化。
台积电制定2026年第三季度7纳米以下工艺产能新规则
2026年Q3台积电7nm及以下先进制程新增硬性准入门槛：客户设计流程必须通过基于Synopsys、Cadence和西门子EDA指定工具链的“G-MDI兼容性验证”，要求物理验证覆盖率≥99.998%、DRC-LVS零误报，未获认证的设计无法预约MPW与量产产能。新规将EDA工具合规认证设为晶圆排产前置条件，直接影响AI芯片、6G基带、高阶自动驾驶SoC项目流片进度。无合规验证能力的设计服务企业、无标准化工具流的客户将面临排期延后风险，倒逼芯片团队提前完成三大EDA巨头工具标准化签核流程适配，强化先进节点设计规范化管控，抬高高端芯片设计准入标准。
联系我们
如需沟通合作、咨询详情，可发送邮件至 EDA² 秘书处：
📩 contact@eda2.com
END
EDA开放创新合作机制（英文：EDA Ecosystem Development Accelerator，简称EDA²）。EDA²是在实现集成电路电子设计自动化多元化供应、打造长期竞争力的共同愿景下，由从事集成电路电子设计自动化的研究、设计、验证、测试、应用和服务及上下游的企事业单位、大学和科研院所、专业机构等单位自愿组成，专注于推动集成电路电子设计自动化产业发展的合作机制。
EDA²立足全球视野，以优化产业链、服务行业、推动创新、促进应用、加强协同为宗旨，通过整合技术、人才等产业资源，努力构建先进完善的集成电路电子设计自动化行业研究、产学研连接、前瞻研究、标准研制、测试认证、开源开发、人才培养的产学研生态发展平台，充分发挥各方面优势，实现共赢共进。
