更多精彩，请点击上方蓝字关注RVEI
RACE 委员会、北京开源芯片研究院与北京风华创智科技有限公司共同推动面向 RISC-V + AI 生态的 SIMT 扩展指令集开源发布。
该指令集在 RISC-V 基础指令集之上定义 SIMT 线程级并行执行的软件可见语义，面向人工智能与通用并行计算，为编译器及处理器的实现提供开放、共性的架构接口。
项目背景
当前，从生成式 AI 到 Agentic AI，人工智能应用正在从单一模型推理，走向由感知、规划、工具调用和多模型协同组成的复杂任务链。与之对应，AI 处理器面对的也不再只是高吞吐的矩阵计算，而是包含数据搬运、线程组织、条件控制、同步通信和多类计算在内的完整并行程序。
在这一趋势下，衡量 AI 芯片不能只看 TOPS 或 TFLOPS。峰值算力能否转化为真实的应用性能，还取决于大量并行线程能否被有效组织，以及软件能否通过稳定、清晰的接口调用底层计算资源。
SIMT（Single Instruction, Multiple Threads，单指令多线程）最初来源于 GPU / GPGPU 的线程执行模型，用于描述大规模线程在统一指令流下的并行执行方式，是现代 GPU 架构中广泛采用的重要抽象之一。
对于正在加速进入高性能计算与人工智能领域的 RISC-V 而言，仅增加若干 AI 专用计算指令还不够。
如果线程身份、执行掩码、条件控制、局部存储和同步语义长期由不同厂商分别定义，编译器、运行时和应用就容易形成彼此割裂的软件栈。RISC-V + AI 需要的不只是更多计算单元，还需要一套开放、共性并且能够持续演进的线程级并行计算接口。
指令集设计理念
SIMT 指令集采用 work-item 和 subgroup 等线程组织概念。一条 SIMT 指令在语义上作用于子组内的多个活动工作项，并通过执行掩码和条件执行状态描述不同逻辑线程在当前指令及控制流中的有效性。
此次发布版本共收录191条 SIMT 指令，其中178项为必选，指令能力覆盖算术与逻辑运算、数据类型转换、访存、数据搬运、特殊函数、控制流、同步操作及矩阵计算等并行计算场景。
软件和编译器可以基于一致的线程级语义组织并行程序，从而在不同实现之间保持可移植性与一致的执行预期；硬件则可以在满足语义一致性的前提下，根据自身架构特点进行实现优化与资源调度。统一的软件接口为编译器优化、运行时调度以及硬件实现之间提供了稳定的协作基础，使得生态能够在开放框架下持续演进与扩展。
指令集验证与展望
目前，已有企业在其处理器设计中采用该指令集，并实现完整覆盖；相关硬件实现采用 Palladium（帕拉丁）硬件仿真加速平台开展验证，推动该规范从指令定义进入处理器实现与硬件验证阶段。
RISC-V + AI 的下一阶段，不应只是让 RISC-V 能够执行若干 AI 算子，更要逐步形成支撑编译器、运行时、算子库、模拟器、验证工具和处理器实现协同演进的开放并行计算基础。
此次开源发布不是终点，而是面向产业界、高校和开源社区的共同起点。期待更多开发者参与规范讨论、工具链适配、架构实现与应用验证，共同推动 RISC-V 从开放指令集走向开放的 AI 计算生态。
开启你的RISC-V AI之旅，期待与你共创辉煌！
相关指令集文档可通过以下两种方式查看与下载，欢迎大家提供修改建议进行讨论。
方式一：复制并在浏览器中打开官方网址： riscv-ai.org.cn/resource/33
方式二：点击左下角「阅读原文」，即可一键直达社区首页！
来源：RISC-V AI生态社区
