更多精彩，请点击上方蓝字关注RVEI
2026年8月13日，RISC-V AI扩展指令集研讨会在北京开源芯片研究院成功召开。会议聚焦RISC-V面向AI计算的扩展指令设计、标准化与工程实践，通过主题分享、提问讨论和自由交流，促进不同企业和学术机构、不同领域专家之间的技术沟通与观点交流。
本次研讨会由RISC-V工委会指令集工作部、RACE委员会主办，北京开源芯片研究院、北京通明湖信息技术应用创新中心协办，北京开源芯片研究院院长唐丹主持会议。
来自RISC-V工委会、RACE委员会、达摩院、北京开源芯片研究院、中国科学院计算技术所、北京大学、清华大学、山东大学、复旦大学，以及清微智能、算能科技、风华创智、进迭时空、微纳核芯、北京奕斯伟、英特尔中国研究院、上海紫荆芯界、新紫光集团前沿技术研究院、中兴微电子等单位的专家代表参会。
图1 RISC-V AI扩展指令集研讨会现场
汇聚多方力量，共议RISC-V AI发展
会议围绕AI计算快速发展背景下的指令集创新需求展开。RISC-V开放、灵活、可扩展的技术特点，为面向矩阵、张量及并行计算等新型负载开展架构创新提供了重要基础。如何加强架构设计、指令语义、标准化、芯片实现、编译工具与应用需求之间的协同，成为本次研讨的重要议题。
开场环节，RISC-V工委会副秘书长苏中围绕活动背景与产业价值作分享；RACE委员会主席谢涛通过线上方式介绍RACE项目目标与进展。两场分享从产业协同和项目推进两个层面，为全天技术研讨奠定了基础。
图2 苏中（左）、谢涛（中）、唐丹（右）在会议中
七场技术报告，覆盖关键创新方向
在上午技术报告环节，达摩院玄铁处理器架构负责人项晓燕作“RISC-V Matrix架构设计与AME标准化进展”主题报告；中国科学院计算技术所副研究员刘天义与清微智能芯片架构师于义共同分享“RISC-V AME指令集修改建议”；算能科技RISC-V产品线总经理康晓啸介绍“RISC-V Tensor指令集扩展设计方案”。
三场报告从Matrix架构、AME标准化及修改建议延伸至Tensor指令扩展，呈现了面向AI计算的多层次技术探索。
图3 上午技术报告现场：项晓燕（上左）、刘天义（上右）、于义（下左）、康晓啸（下右）
下午技术报告进一步覆盖开源GPGPU、SIMT、三维存算一体及block-wise指令实现。
清华大学集成电路学院副教授何虎分享“乘影开源GPGPU最新进展”；风华创智SIMT编译器专家黄强围绕“风华RACE_SIMT指令集proposal介绍”作分享；微纳核芯生态总监詹丕显作“RISC-V三维存算一体架构”主题报告；进迭时空高级经理俞林杰围绕“内积及外积下，block-wise指令实现探索”分享实践思考。
图4 下午技术报告现场：何虎（上左）、黄强（上右）、詹丕显（下左）、俞林杰（下右）
以问促研，深化技术交流
从Matrix、AME、Tensor到GPGPU、SIMT、三维存算一体和block-wise指令实现，会议议题既关注指令与架构层面的前沿探索，也强调标准化和工程实践之间的衔接，展现了RISC-V面向AI计算持续拓展的技术空间。与会专家围绕报告内容，就技术路线、标准化衔接、软硬件协同及工程实现等问题交换意见。
图5 提问讨论与自由交流现场
凝聚行业共识，共促开放计算生态
本次研讨会圆满完成各项议程。会议通过多方向主题报告和深入技术交流，促进产业界、学术界和科研机构围绕RISC-V AI扩展指令集增进了解、交换观点，与会代表也进一步了解了不同技术路径及其实践进展。
面向未来，期待各方继续加强技术交流与开放协作，凝聚RISC-V AI扩展指令集的行业共识，推动国内共识的RISC-V AI扩展指令集成为国际标准，为开放计算产业发展注入新动能。
来源：RVEI指令集工作部
