芯片跟踪信号提取--一场没有骗子的学术骗局

一个学术领域最体面的死法，是被自己的开创者亲手证伪。

2019 年，芯片设计顶刊 TCAD 上出现一篇论文。它用系统实验证明：统治“跟踪信号提取”这个领域十年的核心指标，与真实的调试价值不相关。

写这篇论文的，恰恰是这个领域最重要的团队之一。

这事对我有点私人恩怨。

十多年前我刚接触这个方向时，心里有两个没人回答的困惑。后来，一个杀死了这个领域，另一个在今天的 AI 手里长成了新领域。

这篇文章讲三件事——

这个领域在解一道什么数学题（很漂亮）；

它怎么把自己刷死的（很讽刺）；

学术研究和商业应用之间那笔账（很现实）。

一、先说清楚这个行当：给芯片装行车记录仪

芯片没流片之前，验证工程师的日子是舒服的。

仿真器里，任何信号、任何时刻的值都能看。

流片回来就变天了。几亿个晶体管封进指甲盖大的黑盒，只留几百个引脚。

bug 藏在里面，你连一根内部导线都摸不到。

业界的办法，是在芯片里预埋一块“行车记录仪”（trace buffer），比如Xilinx和Altera的FPGA芯片中都有，可以抓取FPGA运行时某些信号的波形。

它是一小块片上内存，比如 32 位宽、8192 拍深。

也就是说：全芯片十万个触发器（存 0/1 状态的基本单元），你只能挑 32 个接进记录仪，连续录八千来拍。

▲ 图 1：流片前后的观测落差。32 个信号 × 8192 拍，只占全部状态的约 0.03%。

车上有十万个传感器，记录仪只有 32 个通道。

选哪 32 个？这就是“跟踪信号提取”要回答的问题。

二、这个方向的迷人之处：记 1 个信号，白捡一堆

如果 32 个通道只能看见 32 个信号，这事就没什么研究头了。

妙在数字电路的门与门之间，有铁打的因果律。

拿与门举例（AND，两个输入都是 1，输出才是 1）。

正推：只要知道任意一个输入是 0，输出必是 0。知道一个，白捡一个。

倒推：看到输出是 1，两个输入必定都是 1。一次白捡两个！

但看到输出是 0 呢？只知道“至少有一个输入是 0”，具体是哪个？

推不出来。推理在这里卡住了。

或门正好对称：输出 0 时全知道，输出 1 时有歧义。

非门一进一出，双向畅通，是最透明的门。

这还只是空间维度。芯片里的触发器像接力棒，把值从这一拍原样传到下一拍。

于是推理还能穿越时间：顺着推到下一拍，逆着推回上一拍。

▲ 图 2：左边是每种门的推理规则；右边，一行被记录的信号（深橙）像石子入水，涟漪沿空间和时间恢复出一大片（浅橙），也有推不到的死角（灰）。

你在第 100 拍记下一个信号，涟漪能扩散到第 99、101 拍的另一批信号上。

32 个信号 × 8000 拍，就是几十万颗石子，层层叠加。

三、SRR：这个领域刷了十年的那个数字

把直觉变成公式。

状态恢复率 SRR =（恢复出的比特数 + 记录的比特数）÷ 记录的比特数。

举个具体算例：记录 2 个信号 × 8 拍 = 16 bit，靠门级推理又白捡回 24 bit。

SRR =（16 + 24）÷ 16 = 2.5。花一份观测预算，看到 2.5 份芯片状态。

▲ 图 3：左边是 SRR 的具体算法；右边是它为什么难——信号之间会“抢功”。

于是，选信号问题正式变成一道数学题：

从 N 个触发器里挑 k 个（k 远小于 N），让 SRR 最大。

这道题还很有嚼头。

两个各自很能推的信号，管辖范围可能大量重叠。各是学霸，合起来提升有限。

所以不能简单挑“个人能力”前 32 名，必须考虑组合效应。

这类最大覆盖式的组合优化，在该领域的论文里被证明是 NP-hard：不存在多项式时间的精确解法，只能设计近似算法和启发式算法。

指标可计算、难度够体面（NP 难）、benchmark 现成（ISCAS89 标准电路集）。

对学术界来说，这是一道完美的题。

四、当年我的两个困惑，整个领域都不关心

作为新人，我对着这套优雅的理论，憋出两个特别朴素的问题。

困惑一：选出来的信号，没人问它是干什么的。

状态机还是数据位、关键握手还是无聊计数器，在这道数学题里一视同仁——它眼里只有图结构和逻辑关系。

一味追求覆盖范围最大，调试时真有用吗？

困惑二：就算恢复出来了，这些 0 和 1 怎么对应回代码？

恢复出来的是综合后网表里的节点，名字长这样：u3_ctrl/reg_412/Q。

综合器早就把你的 RTL 改名、优化、拆分、复制过一遍。

你拿到一屏幕 0/1，却不知道哪几个比特拼起来是状态机，哪几个是计数器。

我当年以为是自己没读懂领域。

后来发现，文献里根本没人讨论这两件事——大家都在忙着刷上一节那个数字。

记住困惑二。文章结尾，它会给我们一个意外的答案。

五、军备竞赛十年：每一篇都聪明，合起来很荒诞

2008 年前后，SRR 指标确立，竞赛开场。

结构分析法快但糙、仿真法准但慢、混合法折中，恢复率逐年往上刷。

竞赛一路升级到机器学习。

TVLSI 2017 用回归模型预测信号组合的恢复能力、替代昂贵仿真，恢复率最高提升 143%。

TETC 2018 做到“小电路上训练、大电路上预测”，快 37 倍。

2019 年中科院计算所的“簇恢复”更漂亮：给一个模块拍快照、再跟踪它的输入，就能确定性地重放出模块内部每一拍。

碰运气的推理，变成了精确解。

单看每一篇，都是扎实聪明的好工作。

但整个大厦压在一个没人质疑的地基上：恢复率高 = 调试有用。

六、我自己下场，撞了一次墙

光有困惑不算数。我自己也下场，完整跑了一圈。

我把这个问题写成了项目申请书，立项、开题、干活——最后还真做出了一批 SRR 相当好看的结果。

按学术界的规则，这事到这里就可以收尾了：写论文，结题，圆满。

但我多走了一步。

我拿着这些结果去了师兄的芯片公司：看看它对真实调试到底有没有帮助，甚至能不能在流片时直接用作调试信号。

对面的工程师只问了一个问题——

“你选出来的这些信号，是干什么用的信号？”

我答不上来。

算法给我的，是一串门级网表里的节点名——就是第四节里那种谁也认不出的名字。

它们的覆盖范围确实是最广的。但它们不是 RTL 代码里任何一组有特定含义的信号。

不是状态机，不是握手，不是计数器。就是一堆推理能力很强、但谁也说不清是什么的触发器。

想用？可以。你得先有一张翻译表：门级网表里每个 DFF 的输出，一一对应回 RTL 代码里的信号。

可这张表，不存在。 综合器不会给你，工具链里也没有。想要，只能靠逆向分析一点点抠出来。

那次评估的结论只有四个字：没法使用。

回来的路上我想明白了一件事：困惑一和困惑二，其实是同一堵墙的两面。

后来的故事，你已经猜到了——几年后，开创者们用一篇顶刊论文，替我把这句话说给了全世界。

七、2019 年，开创者亲手拆了地基

UIUC 的 Vasudevan 团队在 TCAD 2019 发表 PRoN，干的就是开头那件事——

用系统实验证明，为最大化 SRR 选出的信号，大多在功能上无关紧要。

道理一说就透。

恢复一堆没人关心的计数器位，数字很好看；但工程师想知道的是“状态机卡在哪个状态”“握手信号谁先撤的”。

高恢复率与真实调试价值，不相关。

更讽刺的是结果。

PRoN 放弃优化 SRR，改用 PageRank 在电路网表上找“被最多逻辑依赖的信号”——用朋友圈影响力找关键人物。

功能相关性全面胜出。连没有刻意优化的 SRR，反而也更高。

这之后的图景很说明问题。

Vasudevan 团队转向消息级观测与自动诊断。

斯坦福 Mitra 团队（IFRA 的提出者）转向 QED 自检测试，思路从“被动观测”变成“让错误自己暴露”。

另一位奠基者 Nicolici，逐渐淡出这个题目。

开创者们用脚投票，离开了自己开创的领域。

八、假目标是怎么炼成的

回头看，这是教科书级的古德哈特定律：当一个指标变成目标，它就不再是好指标。

三个要素凑齐，流水线就转起来了。

第一，一个可计算的代理指标（SRR），替代了不可量化的真实目标（调试价值）。

像用刷题分数替代真实能力。

第二，一个过时的 benchmark。

ISCAS89 是上世纪 80 年代的电路，几百个触发器，所有算法都能跑出好看的数字。而工业设计早已百万门级。

第三，一个自我参照的审稿闭环。

审稿人也用 SRR 评判新论文。质疑指标本身，反而“不符合领域规范”。

于是十年间，聪明才智被投入到把一个错误目标优化到极致。

要强调的是：每篇论文都是诚实的，错的不是人，是整个领域共同选择的度量衡。

九、工业界从没按这套玩：他们赌的是语义

有意思的对照来了。

工业界从头到尾没按 SRR 造过芯片。ARM 的 CoreSight、Intel 的 Processor Trace，跟踪的都是指令流、事务、消息——工程师看得懂的东西。

2022 年，RISC-V 把这条路线标准化为 E-Trace（2024 年又批准了兼容 Nexus 生态的 N-Trace）。

E-Trace 的核心思想，漂亮到可以裱起来：

凡是能推断的一律不记，只记不可推断的事件。

程序顺序执行不记——拿着二进制就能重放；条件分支只记 1 个比特；间接跳转记个差分地址。

压缩率可达百倍。像出差报告只写航班延误，不写“今天正常打卡”。

注意：工业界其实回答了同一个问题——带宽受限怎么观测——甚至同样用了“记录 + 推断”的思想。

但答案的每个字都长在语义上：参考模型是程序二进制，推断规则是指令集。

而学术界幸存下来的研究路线（协议引导的重建、消息级观测、规格挖掘），恰恰也全部贴着语义走。

殊途同归：观测的价值不在“能推算多少比特”，而在“能回答什么问题”。

也要说句公道话：学术界这十年并非白干。它让“带宽受限下的片上观测”这个问题始终留在台面上，为后来 RISC-V 调试跟踪标准的确立蓄了势。

这也是我不愿意说这里有“骗子”的原因——标题里那场骗局，没有骗子，只有一套让所有诚实的人一起跑偏的规则。

▲ 图 4：二十年三条线。学术线刷榜到证伪，工业线一路标准化，两者在“语义化观测”汇合；注意最下面那条绿色支线——它就是困惑二的答案。

十、那个没人理的困惑二，自己长成了一个领域

现在兑现承诺。

门级网表的 0/1，怎么对应回 RTL 里的状态机和计数器？

——也就是我当年在师兄公司缺的那张翻译表。

跟踪信号提取领域没人碰它。但在隔壁的硬件安全领域——动机是查硬件木马、防设计剽窃——它是主业。

名字叫门级网表逆向分析，而且成果斐然。

2016 年前后的 RELIC，用“扇入结构相似度”识别状态寄存器。

数据通路寄存器成群结队长得像，状态寄存器各有各的怪，结构上就能认出来。

2021 年 ICCAD 的 ReIGNN，用图神经网络加结构分析做同一件事，平衡准确率干到 96.5%。

到了大模型时代，直接起飞。

DATE 2025 的 ReBERT 把散落的比特重新分组还原成“字”。

2025 年的 Gate-Breaker，用 LLM 直接把网表逆向回 RTL 代码，中等复杂度电路成功率 75.1%。

ICCAD 2025 的 GenEDA 更进一步：把图编码器和 LLM 对齐，从网表反向生成设计规格。

看到讽刺了吗？

当年被整个领域绕开的“信号到底是什么意思”，在另一个领域里被认认真真解了十年，还越解越好。

如果这两个领域早点牵手——先自动认出状态寄存器，再把观测预算砸上去——跟踪信号提取或许是另一个结局。

假目标会死，真问题不会。它只是换个地方活着。

十一、一个领域死了，一个问题活着

所以，学术研究和商业应用到底是什么关系？

这段历史给了一个残酷又精确的样本。

问题是真的：观测带宽永远小于芯片内部信息量，这个矛盾今天比十年前更尖锐。

商用芯片里塞满遥测计数器、飞行记录仪、trace 引擎——工业界一直在真金白银地解它。

但学术界一度解的是另一个问题：如何在玩具电路上刷高一个叫 SRR 的数字。

评价指标一旦脱离真实场景，领域产出的就不再是知识，而是排行榜。

商业应用在这里的角色，不是学术成果的“下游”，而是校准器。

工业界用采购和落地投票，投出来的全是语义路线。

对研究者来说，这个领域最有价值的遗产，反而是它的问题框架（带宽受限下的观测设计）和它的反面教材（指标锚定）。

我现在做网卡芯片的可观测性设计，从这段历史里拿走的是活下来的思想——参考模型、增量编码、消息级观测——而不是那一柜子信号选择算法。

收尾之前，还想再多说一层。

前面的叙述里，好像是学术界“解错了问题”。但更深一层想：学术界和商业界对“真问题”的定义，本来就存在偏差。

学术界判断一个问题值不值得研究，第一道门槛是：这是不是一个科学问题？

是工程问题？那可能连立项都过不了。

想过这道门，就得把问题提炼成一个数学问题。如果这个数学问题恰好还是 NP-hard 的——

恭喜，一个完美的学术圈“研究目标”就诞生了：有理论深度，有近似算法可设计，有 benchmark 可排名。

还记得第三节那句“对学术界来说，这是一道完美的题”吗？完美，指的就是这个。

至于这个目标离商业界的“真问题”有没有跑偏、甚至到底有没有帮助——立项书不问，审稿人不问，圈里人自然也不会去关注。

商业界的真问题，要能省钱、要能落地、要经得起产品线折腾。

两边都没错，只是两套评价体系天然不对齐。

而真正稀缺的，是能同时踩在两边的人——既懂商业世界真实的痛在哪，又懂学术界的研究套路怎么玩。

懂商业需求的工程师，往往没时间、也没动力把问题提炼成可发表的形式。

懂研究套路的学者，往往接触不到一线的 bug 台账和真实约束。

于是，“把工业痛点翻译成学术问题”这道最关键的工序，长期没人干。

SRR 的十年，与其说是哪个群体的失误，不如说是这个“翻译者”缺位的代价——

工业界的真需求（调试效率）进不了学术的评价体系，学术的聪明才智就只能在可测量的代理指标上空转。

反过来看也成立。这个领域里活下来的那些工作——消息级观测、协议重建、跟踪标准——好几篇的作者名单里就有 Intel 研究员，E-Trace 干脆就是工业界自己写的标准。

这不是巧合。桥修在哪里，活水就流到哪里。

尾声：相信你的疙瘩

我入行时的两个困惑，一个在 2019 年被顶刊论文盖章，一个在 2025 年被 AI 兑现。

它们本质上是同一个问题：

你的指标，和你的目标，是同一个东西吗？

当年我以为是自己没读懂领域。

现在，我想把这句话送给每一个刚进入某个领域、对核心指标感到隐隐不适的人——

别急着说服自己合群。你今天的疙瘩，可能就是十年后某篇证伪论文的摘要。

参考：TVLSI 2017、TETC 2018、TCAD 2019（簇恢复 / PRoN）、TCAD 2024（ARISTOTLE）、RISC-V E-Trace v2.0 与 N-Trace v1.0、RELIC（2016）、ReIGNN（ICCAD 2021）、ReBERT（DATE 2025）、Gate-Breaker（2025）、GenEDA（ICCAD 2025）。

- -THE END- -

往期精选