HBM4 为了绕开存储墙，却撞上了另一堵墙

内存不够就多建厂。过去几十年，这招一直管用。

这一轮不灵了。

原因不在建厂速度，在这个缺口的性质：它差在速度上。量可以靠产能补，速度不能。

所以真正该问的不是什么时候能建够。当扩产这条路本身就填不平缺口时，产业会走哪条路？

答案是置换。而置换的账单，最后记在了一个谁也没想到的地方。

建厂提高的是总量，缺口差的是增速

需求这边：大模型每生成一个 token，都要把它在各层注意力里产生的中间结果留下来供后续复用。生成到第一千个 token 时，前面999个的中间结果都还留着。这堆东西叫 KV Cache。

它随上下文长度线性增长。上下文翻一倍，至少要多出一倍可用内存。

供给这边：高带宽内存的单代容量增幅，大约在三成的量级。

缺口就出在这里。这不是同一个量级的赛跑。

有点像在一台会自己加速的跑步机上跑步。你确实跑快了。但跑步机加速得更快。你没有原地不动，你在后退。

所以多建几座厂这个直觉，从一开始就答非所问。建厂提高的是某一年的总量，而缺口差的是增速。

图 1｜需求按倍数走，供给按三成走。注：机制示意，非实测值；纵轴为相对量，起点归一化为 1。资料来源：摩元智库整理。

存储墙常被理解成数据存不下。容量当然是约束，上面那条剪刀差讲的就是容量。但即使容量够了，只要数据到达计算单元的节奏跟不上，算力照样空转。

一个反直觉的事实：哪怕换上顶配高带宽内存，推理解码阶段依然供不上数。

因为带宽管的是一次搬多少，时延管的是等多久。解码阶段访问细碎、频繁、前后依赖，换介质消除不了等待本身。

所以真正卡脖子的，从来不是仓库大小，而是传送带的速度。

想扩产，产能已经不在自己手里了

那原厂多建几条线不行吗？

行，但有三重约束，第一重最出人意料。

提高高带宽内存的带宽，物理上只有两条路：把频率推得更高，或者把接口做得更宽。

前一条已经走到头了。频率已到物理极限，再推高，功耗和信号完整性将非线性恶化。

所以 HBM4 选了后一条：把外部接口位宽从 HBM3E 的 1,024 位直接翻倍到 2,048 位。

但接口翻倍的代价，全压在了底层那颗逻辑芯片（base die）上。

高带宽内存是一叠 DRAM 晶粒垂直堆起来，最下面压着一颗 base die，负责数据怎么进出。要在同一颗 base die 里管理翻倍的通道数、翻倍的走线和相应的控制逻辑，DRAM 厂的成熟制程已经不够用。逻辑密度、功耗、面积，三项同时吃紧。

base die 只能交给逻辑代工厂，用做处理器的那套节点来做。SK 海力士在 2024 年 4 月宣布，将采用台积电的先进逻辑制程制造 HBM4 的 base die，节点是 12 纳米与 5 纳米两档。此前所有世代，这颗芯片都由自家产线完成。

这个变化的意义比听上去大得多：

这是存储厂第一次需要去买逻辑代工产能。

在此之前，高带宽内存的成本结构基本掌握在 DRAM 厂自己手里，产线是自己的，良率是自己的，扩产节奏是自己定的。现在不一样了：它的一部分成本和交付节奏，取决于另一家公司先进制程产能怎么分。

而那家公司，同时还供着全球几乎所有的 AI 芯片。

严格说这不算抢同一条产线。base die 走 12 纳米和 5 纳米，AI 加速芯片在更先进的节点上，两者抢的是同一家代工厂的产能分配与排期。但对一个此前从不需要排这个队的行业来说，队伍本身就是新的。

图 2｜HBM4 为了绕开一堵墙，撞上了另一堵。资料来源：JEDEC HBM4 标准、SK hynix 与台积电公告，摩元智库整理。

高带宽内存的产能瓶颈，不在前道DRAM，在后道堆叠。

层数越叠越高，晶圆就要磨得越薄。极薄晶圆在堆叠、加热、加压中翘曲；一叠内存里成千上万个垂直互连通道，对位精度一失控，整叠报废。

深孔刻蚀的应力、翘曲、对位精度，三者环环叠加，卡死了良率。

所以扩产不是多开几条 DRAM 产线就够的。前道晶圆可以按计划下线，后道堆叠与键合的产能上不去，一切只是库存。

前两重都是工程问题。代工产能会扩，后道良率会爬。给足时间和资本，都有解。

第三重没有解。哪怕逻辑代工敞开供货、后道良率一夜到顶，扩出来的也只是这一代的产能，需求那条斜率，不会因为你扩产就变平。前两重决定这一代能交多少，第三重决定的是：只要两条斜率不变，追平永远不会自己发生。

为什么第三重无解？因为带宽是有能耗单价的。

频率推到极限，功耗超线性飙升，这条路被物理规律关死。只能改走位宽，代价是base die的逻辑复杂度翻倍，成熟制程扛不住，必须换先进制程。而先进制程的产能，正被全球AI芯片占满。存储厂第一次需要为了一颗内存芯片，去排逻辑代工的队。

而这条队，不是花钱就能插队的。

同一片晶圆改做 HBM，

比特产出只剩三分之一

扩产填不上增速差，但还有第二个变量在收紧：置换。

这条机制有一个很硬的来源。美光首席执行官 Sanjay Mehrotra 在 2024 年 3 月的财报电话会上说过：

2025 年 12 月的电话会上，他再次提到这个三比一置换比，并补充说：这个比值只会随着高带宽内存的世代推进继续上升。

这句话要按原口径理解，它在传播中经常被讲错。

它说的是：产出同样多的比特，不是做同样多的芯片。HBM是堆叠结构，一颗HBM芯片底下压着十几层 DRAM die，每层都要占晶圆面积。所以同样一块晶圆，切 DDR5 能出的比特数，切 HBM 就只剩三分之一。

同一片晶圆像同一块地。种普通内存，一亩地收三份粮；改种高带宽内存，同样一亩地只收一份。地没有少，产出少了。

所以只要原厂把产能往高带宽内存倾斜，通用内存的供给就会被物理性地稀释。这里不需要任何关于厂商动机的假设。即便原厂只是按毛利把晶圆分给更赚钱的产品线，结果也一样。

一个旁证：同一轮周期里，DRAM 紧到要排配额，NAND 却没跟着紧。闪存产线根本不在这场置换里。一条机制，解释了两条分叉的曲线。

置换有上限，而上限写在良率上。

HBM是堆叠结构，层数越多，翘曲、对位精度、应力叠加三项同时恶化，每片晶圆能切出的合格颗粒就越少。这不是某家厂商的工艺短板，是物理方向。

接回上一节的3:1，那是良率完美时的理论值。良率一跌，同一片晶圆实际贡献的比特再打一层折，3:1变成4:1、5:1。置换比不是常数，它跟着层数一起恶化。

而且恶化的速度在加快。从8层到12层，良率掉一截；从12层到16层，掉得更狠。每多叠一层换来的带宽增量是固定的，良率损失却是加速的。越往后，同样的带宽进步要拿越多的通用内存供给来换。

图 3｜访存这个顶点，是怎么向良率借债的。注：三个顶点描述的是同一条交付链上的相互牵制关系，不代表任何厂商在单项指标上的高低。资料来源：摩元智库研究框架。

攒够本钱再上桌

置换要拿现有的产能去换。这意味着在真正下场之前，你得先确认自己有没有足够的本钱承受置换期的失血。

中国厂商这一轮最让人意外的选择，恰恰印证了这条逻辑。

2026 年 7 月 27 日，长鑫存储的上市主体长鑫科技在科创板挂牌，首日涨幅 466%，总市值约 3.3 万亿元，超募约 284 亿元。

而招股说明书里的三个募投项目，合计 295 亿元，全部指向 DRAM：产线技术升级 75 亿，DRAM 技术升级 130 亿，前瞻技术研发 90 亿。

那 90 亿的前瞻项目，写的是"适配未来先进 DRAM 的前瞻技术研究"。未出现HBM

这不是缺席，是排序。一家公司在IPO窗口期、手握超募资金、且工程能力已逼近同代标杆的情况下，仍然把全部募资押注常规 DRAM，传递的信号就不是做不了，而是现在还不是时候。

研究机构 SemiAnalysis 在其上市前发布的深度报告中独立读出了同一结论，并给了一组更直接的数据：2025 年，该公司约 99% 的收入来自常规 DDR 与 LPDDR 产品。

先把钱投进能立刻变现的主业，为后面的置换攒本钱。次序没错。

而且这个次序有工程基础兜底。长鑫的DDR5良率在两年半里从不足五成爬到约九成，与三星同代产品的差距缩到约两个百分点。在拿不到最先进光刻设备的条件下，这条曲线证明了一件事：技术债可以用时间还，但本钱不能用时间攒。工程时间换不回来的，是本钱。

存储不是三角的旁观者

算力、带宽、良率构成的不可能三角里，存储从来不是旁观者。它就是访存顶点本身。

缺口来自增速差。扩产填不上，因为产能已有一截不在自己手里，而且卡口在后道。只能靠置换，而置换的效率写在后道良率上——层数越高，效率越低。每多叠一层去追算力的胃口，借的债就记在良率的账上。

这才是不可能三个字的真正含义。若三个顶点各有各的瓶颈，各自解决就行了。真正的难处在于，解决任何一个顶点的努力，都会加重另外两个顶点的压力。要带宽就要层数，要层数就要付良率。

同一个顶点，两副面孔。在上篇讲的 AI 芯片里，良率是制程和架构复杂度的代价；在这一篇的存储里，良率是带宽的预付款。前者是芯片为自己的先进性买单，后者是存储为算力的胃口垫付成本。账本不同，记账的人却是同一个。

缺口能维持多久

前五章的论证建立在一个前提上：技术迭代足够快，快到良率还没爬到位就换代了，置换效率始终被压在低位。这个前提可以被检验。

层数真正跳一档、爬到量产通常要 18 到 24 个月；而一代产品量产之后，良率爬到高位通常需要 12 到 18 个月。两个周期叠在一起，意味着只要换代间隔不超过两年，良率就永远在追，永远追不上。

但这个间隔不是物理常数。如果推理需求不再按倍数增长，或者架构上出现了不需要堆更多层就能喂饱带宽的方案，换代间隔就会拉长。良率有时间爬到位，置换效率回升，缺口收窄。

所以这个缺口能维持多久，不取决于存储厂建多少产线，取决于 AI 算力的迭代速度愿不愿意慢下来。迭代一慢，三角就开始松动。

本文摘自摩元智库AI 算力底座系列研究（包括AI芯片、存储器、供电链）；完整研究将进一步拆解参数、情景与工程优先级等。

*本文为产业研究内容，不构成投资建议。文中摩元智库模型结果为规范化情景测算，不对应具体企业，也不是市场预测。

推荐阅读