公众号记得加星标⭐️，第一时间推送不会错过。
集成电路集成的不只是电路，还包含教育、学术、人才、技术、市场、资本、政策以及产业生态的完备性，更需要实力，定力和耐力。
ICDIA 2026集成电路设计创新大会上，HIPI联盟副理事长、华为半导体产业生态高级顾问王志敏发表《韬定律与AI生产力》主旨报告。
当下产业正遭遇AI算力浪潮、摩尔拐点、外部人为断链三重叠加，大国竞争的实质是AI生产力鸿沟以及基于次的数字化国力水平。
王志敏提出AIF5 AI生产力五力模型，将AI生产力拆解为智力、算力、存力、网力、生态力五大核心要素。随着创新周期急剧压缩，AIaaS赛道已经进入“开局即淘汰赛”。
而摩尔定律正遭遇物理极限、成本拐点、人为脱钩三重枷锁：7nm之后量子隧穿效应凸显，3nm建厂投资超200亿美元，流片成本同步大幅抬升。在中国大陆，再叠加EUV、EDA、关键材料及设备管制，AI算力的实际需求，已经远超摩尔传统路径的供给上限。
在此背景下，2026年5月华为于IEEE‑ISCAS全球首发的韬（τ）定律给出后摩尔时代新演进范式：摆脱对晶体管几何缩小的路径依赖，也打破了晶体管工艺崇拜，以时间缩微替代几何缩微，把全层级时间常数τ最小化作为核心目标，依靠逻辑折叠、三维集成、全栈架构重构、软硬件协同，同步提升等效晶体管密度、芯片性能与能效。
报告拆解时延构成：总时延τtotal分为器件、电路、芯片、系统四层。电路RC寄生延迟占整体时延80%，是当前产业最大瓶颈，而非晶体管器件本身。
王志敏特别区分逻辑折叠与普通封装堆叠：逻辑折叠是芯片空间哲学重构，以立体垂直分层替代二维平铺，消除长距离水平布线，实现RC延迟断崖式下降，衍生VIFER（vertical integrated wafer，垂直集成晶圆）垂直集成晶圆全新结构。
面向产业化落地，三维集成需要攻克五大工程关卡：电磁光力热多物理场耦合、真三维AI‑EDA工具、纳米级层间对准、多层堆叠良率管控、VIFER跨层协同设计。因此，产业链也迎来了设计方法学、EDA工具、AI4CHIP深度革新的重大机遇。
王志敏再次呼吁SRDPM长周期创新链模型：从科学探索、技术研究、工程开发、产品化、规模化量产；以及基于创新强度x创新密度x创新速度的IF3创新三要素的重要性。
对于国内产业，既要正视基础研究、协同机制、先进工艺短板，也要用好内需市场、全链条产业基础、成熟特色工艺、“标‑专‑生”协同的优势。要坚持全国一盘棋，强化产教协同有组织创新，补齐从学术到技术，从人力到人才，从产品到产业的完整链条。
王志敏强调：集成电路集成的不只是电路，还包含教育、学术、人才、技术、市场、资本、政策以及产业生态的完备性，更需要实力，定力和耐力；对于地方产业战略而言，聚焦本地既有优势，迅速做大做强，打造重量级产业长板，远比补救地方短板更有意义。
