
2026年5月,华为在IEEE ISCAS 2026上正式提出“韬(τ)定律”——用“时间缩微”替代“几何缩微”,构建一套贯穿器件、电路、芯片、系统四个层级的完整协同优化体系,为芯片性能提升开辟了全新可能性。然而,“韬定律”的落地绝非一蹴而就。从逻辑折叠的理论构想,到新工艺节点下的器件实现;从精准的器件建模与PDK开发,到良率管控与测试表征——每一个环节都需要工艺、器件与EDA工具的深度协同。当产业迈入“时间缩微”新时代,工艺与器件的底层突破,正是“韬定律”从思想走向现实的根基。
IDAS 2026设计自动化产业峰会,重磅推出工艺及韬器件论坛 ,由上海概伦电子股份有限公司承办。论坛汇聚学界顶尖学者与产业领军专家,围绕“韬定律”带来的三维堆叠与逻辑折叠技术革命,深入探讨新工艺节点下的器件建模、PDK/IP开发、良率管控及测试表征技术。诚邀产业链同仁莅临交流!

论坛信息

⏰ 举办时间:9 月 2 日 13:30-17:00
📍 举办地点:上海张江科学会堂
🏢 承办单位:上海概伦电子股份有限公司
🎤 论坛主持:上海概伦电子股份有限公司 高级副总裁 刘文超

三大看点,不容错过

看点一:从“韬定律”理论到器件实现的完整闭环
“韬定律”的核心在于以系统性降低时间常数τ为目标,持续压缩信号传播时延,而这一切的物理根基正是新型晶体管架构与先进三维集成技术。本论坛将深度聚焦当前备受瞩目的倒装堆叠、背部互连等器件前沿,展示从概念验证到晶圆级工艺实现的完整创新路径,揭示“时间缩微”如何在器件层面获得实质性突破。
看点二:DTCO跨层协同——连接设计与制造的桥梁
在三维堆叠与逻辑折叠的新范式下,设计与工艺的协同优化(DTCO)已成为连接创新思想与工程实现的关键纽带。论坛将重点探讨如何借助EDA工具链,实现从器件物理、工艺参数到电路性能的跨层级协同分析与优化,为“韬定律”的系统级落地提供从方法论到数据流的一体化支撑。在先进工艺节点下,DTCO已成为提升竞争力的必由之路。
看点三:从PDK到量产的产业实践全链路
“韬定律”的规模化应用,离不开从工艺设计套件(PDK)生成、标准单元库(K库)特征化、版图自动化,到时序签核、EDA与IP深度协同等完整工具体系的支撑。论坛将集中呈现先进工艺节点下,如何构建高保真PDK、加速K库生成、应对3D堆叠带来的时序挑战,并通过工具与IP的融合赋能量产良率管控,为从业者描绘一幅从研发到量产的可落地技术蓝图。

演讲嘉宾及议题一览

刘文超|上海概伦电子股份有限公司 高级副总裁
开场&欢迎致辞
余备|上海概伦电子股份有限公司 首席科学家、香港中文大学 教授
《EDA 赋能的 DTCO 跨层协同与创新》
吴恒|北京大学集成电路学院 副教授
《倒装堆叠晶体管(FFET):从概念到实现》
章胜|上海概伦电子股份有限公司 总监
《算力筑基、平台赋能:先进工艺 K 库和版图自动化技术实践》
王思齐|杭州行芯科技有限公司 销售总监
《从 PDK 到量产:先进工艺时代如何共建设计制造协同生态》
冯春阳|上海鸿芯微纳技术有限公司 研发副总裁
《先进工艺下时序签核的挑战与应对》
徐历柔|上海概伦电子股份有限公司 研发主管
《从工具到内核:EDA 与 IP 协同应用实例》

谁不容错过本场论坛?

✅ IC 工艺、器件研发工程师,关注三维堆叠、逻辑折叠、新型器件架构技术的科研与工程人员
✅ EDA 工具、DTCO、器件建模、测试表征方向研发、技术应用专家
✅ PDK、IP 开发、版图库、良率管控相关技术、产品与工程从业者
✅ 数字 / 模拟芯片设计、时序签核、设计制造协同(DFM)方向工程师与技术管理者
✅ 半导体制造、封测企业技术骨干,关注先进工艺量产落地的从业人员
✅ 高校、科研院所集成电路方向教师、科研人员及研究生
✅ 半导体产业链企业技术负责人、技术管理者,希望把握先进工艺技术演进趋势的行业同仁
三维堆叠与逻辑折叠时代已至,新工艺节点机遇与挑战并存。期待在 IDAS2026 工艺及韬器件论坛,与各位行业伙伴共探技术破局之路!

报名方式

报名方式一
登录EDA²官方网站报名:
https://www.eda2.com/idasMeeting/meeting/details?id=2048686570308435970
报名方式二
通过“EDA平方”微信公众号报名

报名方式三
扫描下方登记报名二维码报名


