芝能智芯出品从两层到十六层，SK hynix面对的是一场微米尺度的"摩天楼施工"。
HBM 的产品图片通常只是一个小小的黑色方块，很难让人意识到它的制造过程有多复杂。
里面的 DRAM 芯片被减薄后逐层叠起，每层通过硅通孔和微凸点连接。堆栈必须足够薄，才能与 GPU 一起封装；数以万计的连接点又必须全部导通；不同材料在加热时膨胀程度不同，还可能让整个结构翘曲。
到了 HBM4，SK hynix 给出的数字是：接口扩展到 2048 位，单个堆栈带宽超过 2TB/s，12 层产品容量达到 48GB，内部超过 2 万个 TSV，并有 16148 个微凸点。公司同时在验证 16 层产品，并研究走向 20 层以上所需的混合键合。
HBM 因此不只是"更快的 DRAM"，而是一项精密封装产品。
带宽翻倍，连接难度不止翻倍
SK hynix 展示的代际数据很直观：HBM2E 约 460GB/s，HBM3 约 717GB/s，HBM3E 约 1024GB/s，HBM4 则提高到约 2048GB/s。
带宽提升不只是让每根信号线跑得更快。HBM4 将接口宽度翻倍，意味着更多垂直连接、更复杂的底层逻辑、更严格的信号完整性和更大的测试压力。任何一层、任何一组连接出现问题，都可能拖累整个昂贵堆栈的良率。
随着堆叠层数从 8 层、12 层走向 16 层，传统微凸点还会遇到间距和高度极限。
混合键合尝试取消突起的焊点，让两片晶圆或裸片的铜焊盘直接连接，可以缩短距离，提高密度并减少电容，但对表面平整度、洁净度和对准精度要求极高。
热量为何会成为HBM的敌人
HBM 紧贴高功耗 GPU 工作。底层逻辑负责高速 I/O，本身产生热量；上面十几层 DRAM 又像被叠成一床厚被子。温度升高会增加 DRAM 刷新频率，进一步消耗功率，同时影响寿命和数据可靠性。
更棘手的是，HBM 不能简单加大散热器解决一切。堆栈高度、顶部压力、底部填充材料与 GPU 热路径都受到封装限制。内存、逻辑、封装和冷却必须在设计早期共同优化。
这就是为什么 HBM 产能不能只用"有多少 DRAM 晶圆"衡量。交付能力还受制于 TSV、减薄、键合、测试、基板、中介层和最终封装。
HBM的壁垒分散在一条很长的工艺链上
HBM 热潮很容易被简化成"扩建 DRAM 产线"。但 SK hynix 的演讲说明，HBM 的壁垒分散在一条很长的工艺链上。即使能够制造 DRAM 裸片，也不代表能稳定生产高层数、高带宽且满足客户可靠性要求的成品。
这给国内产业提供了更细的切入口：晶圆级测试、临时键合和解键合、减薄、TSV、底部填充、混合键合、散热材料、基板、检测设备，每个环节都可能决定最终良率。
HBM4 的竞争表面上是三星、SK hynix 和 Micron 三家内存巨头的战争，背后却是数百家材料、设备、封装和测试公司的协同。
