本文将以一款PCIe Gen6的PHY为基准进行讲解。
1. 片上终端电阻
PCIe PHY 的 TX 和 RX 引脚内部都有终端电阻，设计目标是 50Ω 单端（差分 100Ω）。TX 端是电压模式驱动器，TXP/TXN 各接 50Ω 到偏置电压；RX 端是输入终端电路，RXP/RXN 各接 50Ω 到偏置。这些电阻的作用是与传输线阻抗匹配，减少信号反射，保证信号完整性。
这些电阻不是外接的，而是用硅工艺在芯片内部制造的（on-die termination）。
1.1 问题：工艺偏差
硅片上制造的电阻，实际阻值受 PVT（Process/Voltage/Temperature） 三方面因素影响，会显著偏离设计值：
•Process：不同晶圆、不同批次的工艺偏差，是最主要的因素
•Voltage：供电电压波动影响 MOS 管等效电阻
•Temperature：温度变化改变材料电阻率
偏差幅度可达 ±20%~30%。一个设计目标 50Ω 的片上电阻，实际可能是 35Ω~65Ω。这个偏差对于 64 GT/s 的 PCIe Gen6 信号来说是不可接受的——阻抗不匹配会导致信号反射、回波损耗增大、眼图闭合。
2. 解决方案：外部参考电阻校准
PHY 使用一个外部 200Ω 精密电阻（±1%）作为绝对阻值基准，通过校准消除 PVT 偏差，此电阻就是外部参考电阻。此电阻不在芯片内部，而是通过芯片管脚与PHY连接。
2.1 校准原理
核心思想很简单：已知外部电阻是精确的 200Ω，用它来标定片上电阻。
Plain Text |
这个过程本质上是一个 逐次逼近的过程：DAC（Digital-to-Analog Converter（数模转换器）） 从中间值开始，比较片上电阻和参考电阻的电压，逐步逼近目标值，最终得到一个数字校准码。
2.2 校准码的用途
校准码得到后，写入片上电阻的 DAC 控制端，使所有终端电阻的实际阻值接近设计目标。这个校准码对同一颗芯片上的所有 lane 有效（同一工艺角下偏差一致）。
校准在两个时机自动执行：
•PHY 复位退出时（上电初始化）
•收到手动调谐请求时（运行中重新校准）
此外，PHY 在正常工作期间还运行连续校准（continuous calibration），持续微调 AFE 各级的偏移量。
2.4 没有参考电阻会怎样
•没有外部参考电阻，PHY 无法完成上电初始化。校准码无法生成，PHY 内部状态机会卡在电阻校准步骤，后续的链路训练无法开始。
•即使通过某种方式绕过初始化，如果校准码来自不同工艺角的芯片，片上电阻的精度也会受到影响，导致阻抗失配和信号完整性下降。
