华为再发高端芯片，韬定律逻辑折叠正式落地

2026年9月7日，华为举行HarmonyOS 7发布会 Mate XDR折叠屏新机发布会，全新展翼三折叠旗舰Mate XDR非凡大师正式亮相，该机首发搭载麒麟9050 Pro芯片。

来源：华为发布会

作为新机核心硬件，麒麟9050 Pro整体性能较上代提升42%以上，自研零一系九核超线程CPU，实现单核峰值性能提升24%、多核并发性能提升52%。散热层面，麒麟9050 Pro采用多通道导热封装，搭配整机超大VC石墨烯跨轴散热系统，游戏重载场景整机温升下降2.5℃，缓解高温带来的漏电与功耗上涨。

来源：华为发布会

据新华社报道，最新的麒麟9050 Pro芯片是首款采用逻辑折叠技术的高性能芯片。在单芯片内将逻辑单元分层排布，如同从平层升级为复式，内部增设垂直互联通道，好似加装“电梯”，信号传输路径更短、时延更低、性能更好。

值得一提的是，这也是继Mate40全球发布会之后，华为时隔六年在旗舰发布会上推出全新麒麟芯片。

这款落地消费终端的麒麟芯片，也让行业目光再次投向华为此前连续发布的韬定律系列论文。在摩尔定律逐步走到物理边界的背景下，这套新的缩放理论正从学术论文走向消费级产品落地。

来源：华为发布会

不同于摩尔定律依靠缩小晶体管几何尺寸换取性能提升，韬定律将系统时间常数τ作为核心优化目标——不再把先进光刻节点当成芯片性能提升的唯一路径。

用何庭波的话说，摩尔定律过去数十年只依赖一个手段：几何尺寸缩放。把晶体管做得更小，芯片便同时更快、更省电。但这条路如今已"付出更多、所得更少"。六年的探索让华为重新审视几何缩放，看清它是手段而非目的：缩小晶体管的真正意义从来不是"小"本身，而是更快的开关、更短的响应、更高的频率。简言之，逻辑折叠是一种不缩小空间但可以提升效率的方法，在大致相同的硅片面积内装入更多晶体管，并让它们运行得更快。

其核心实现手段是逻辑折叠（LogicFolding）：把原本平铺在平面上的电路，折叠成由微小垂直互连相连的垂直堆叠层，把漫长水平走线变成层与层之间的短暂垂直跳跃，从而压缩信号传输路径、压低时间常数τ。支撑它的使能工艺是高密度三维混合键合，华为明确把它视为"晶圆级跨层器件工序"而非封装工序，采用晶圆对晶圆键合，以光刻级套刻精度为基线。

韬定律于2026年5月在IEEE国际电路与系统研讨会（ISCAS）上首次公开亮相，完成了时间常数缩放与逻辑折叠的理论奠基；9月4日提交至ChinaXiv的第二篇《Huawei's τ Chip Was Supposed to Melt?》（那颗本该烧毁的τ芯片），则以即将出货的麒麟2026真实硅片数据回应了外界最尖锐的质疑散热问题。

逻辑折叠带来晶体管密度大幅提升，麒麟9050 Pro晶体管密度从每平方毫米1.55亿提升至2.38亿，“这一增幅相当于我们此前三年依靠几何尺寸缩小所取得的成果总和。按直觉，功耗密度本应同步攀升，但它反而下降了。”何庭波介绍，与平面工艺的前代产品相比，在性能对齐的条件下，麒麟9050 Pro在真实负载基准测试中实现的功耗降低分别为：NPU66%、GPU58%、CPU性能核41%。

三维堆叠天然存在热密度抬升的风险，这也是外界最大的顾虑。华为在论文中提出，散热不能只依靠外部散热器件补救，要在芯片架构设计阶段就纳入热约束，核心关注晶体管结温而非单纯总功耗，从源头管控热点。

第一，分层布局，冷热电路错开排布。芯片总功耗通过逻辑折叠得到降低，同时功耗分散到多层硅片，避免热量集中在单一平面。设计上高热计算单元不盲目堆叠，适度摊开；低发热逻辑单元做垂直折叠；冷热电路在不同层交错摆放，防止热点上下叠加，同时把高发热模块布置在利于热量散出的位置，减少局部热点。

第二，下调工作电压，削减整体发热。借助架构优化下调模块供电电压。芯片功耗和电压平方成正比，电压下降能够大幅降低芯片本身发热量，以此对冲堆叠带来的热密度压力。以麒麟2026为例，NPU供电电压从0.85V降至0.55V，直接减少发热。

当然，架构层面的优化是基础，最终消费端产品依旧需要结合整机散热设计共同完成热管理。

放到整个产业视角来看，韬定律并不是要否定摩尔定律，而是开辟一条后摩尔时代的差异化路径。麒麟之所以低温运行，是因为华为刻意把折叠赢得的时间余量，花在了更低的电压和功耗上。在先进光刻成本飙升的当下，这套理论证明：依靠架构创新与三维系统重构，现有工艺节点依旧可以挖掘可观的性能与能效空间。而两篇论文与一颗量产的麒麟芯片，正在把这条路径从纸面推向现实。