公众号记得加星标⭐️，第一时间看推送不会错过。
台积电1.4纳米超级聚落成形，中科二期园区四个厂明年起接棒量产；中科管理局昨（9）日证实，台积电中科扩建二期1.4纳米建厂全面加速，第一座（P1）厂目前已完成钢构结构体，预计明年4月即可试机，明年下半年可望量产。
据了解，台积电已向中科管理局提出申请，在基地建置两座临时办公室，预计明年4月同步完工，首批将有5,400余名营运及外包人员进驻。这也代表P1厂将在明年4月启动试机，下半年就有机会量产，较原订2028年量产进度超前许多。
中科管理局指出，台积电中科二期园区先进制程新厂去年10月动工，规划兴建四座1.4纳米厂，近2,000名工人日夜赶工。第一座P1厂目前已完成钢构结构体，正进行楼板与外墙施工，明年初完成厂房建设。至于第二座（P2）厂，已展开基地混凝土浇灌等基础厂房建设，随后进行钢构结构体工程，若按照进程规划，将于明年10月完工，两座1.4纳米厂房有望提前在明年陆续量产。
台中市长卢秀燕上月底偕同市府团队前往新厂基地了解工程进度及后续投资需求，对台积电投资台中深具信心，市府也将全力协助投资落地。
台中市政府经济发展局指出，目前台积电中科第三座（P3）厂也已取得建照，第四期（P4）厂正申请建照中。中科管理局提到，其中科四座新厂计划均以半年落差建置，P3厂预计2028年第2季完工，P4厂订同年第4季完工。
其中，P2厂明年下半年完工后，届时将再增加1,000名营运人员进驻，至于整个二期四座新厂全数完工投产，预计总员工数在9,000至1万人。
中科管理局指出，台积电1.4纳米新厂完工量产后，根据先前筹备简报，年营业额估为5,000亿元，但实际仍要等竹科宝山二厂产能出来后才能估算，以目前制程成本与市场需求，「5,000亿元可能是低估了」。
据台积电介绍，A14是台积公司下一世代先进逻辑制程技术，透过尺寸微缩实现全制程节点的效能、功耗及面积的进步。
A14制程技术旨在透过提供更快的运算和更好的能源效率来推动人工智能（AI）转型，其亦有望透过增进装置端AI功能（On-Board AI Capabilities）来强化智能型手机功能，使其更加智能。A14制程技术截至目前开发进展顺利，良率表现优于预期进度。
与台积领先业界的N2制程相比，A14将在相同功耗下，提升达10-15%的速度；或在相同速度下，降低25-30%的功率，同时逻辑密度增加超过20%。结合台积在纳米片晶体管方面的设计技术协同优化经验，台积更将其TSMC NanoFlex™标准单元架构发展为NanoFlex™ Pro，以实现更好的效能、能源效率和设计灵活性。A14预计于2028年开始量产。
A13技术为A14家族的延伸。A13较A14更为升级，透过创新的97%光学微缩（Optical Shrink），实现了6%的晶粒面积缩减（Die Area Saving）。藉由持续的设计与技术协同优化（DTCO），A13也进一步提升效能与功耗效率。此外，A13的设计规则与A14完全向后兼容，以确保硅智财（IP）的顺利移转。A13预计于2029年开始量产。
台积电A14的颠覆
在去年的北美峰会上，台积电首次披露了14A工艺。据介绍，A14 技术是台积电面向全节点的下一代尖端逻辑工艺，通过尺寸缩放实现全节点功耗、性能和面积的提升。
A14芯片旨在通过提供更快的计算速度和更高的能效，推动人工智能转型。它还有望通过提升智能手机的内置人工智能能力，使其更加智能。A14芯片的研发进展顺利，良率表现已提前于预期。
作为一项全新的工艺技术，A14基于公司第二代GAAFET纳米片晶体管和新的标准单元架构，旨在实现性能、功耗和尺寸缩放方面的优势。台积电预计，与N2工艺相比，A14工艺在相同功耗和复杂度下可实现10%至15%的性能提升，在相同频率和晶体管数量下功耗降低25%至30%，晶体管密度（分别针对混合芯片设计和逻辑电路）提高20%至23%。由于A14是一个全新的工艺节点，因此与N2P（利用N2的IP）以及采用背面供电的N2P工艺的A16相比，它需要全新的IP、优化和EDA软件。
与台积电业界领先的N2工艺相比，A14工艺在相同功耗下速度提升高达15%，或在相同速度下功耗降低高达30%，同时逻辑密度提升超过20%。凭借公司在纳米片晶体管设计技术协同优化方面的丰富经验，台积电正在将其TSMC NanoFlex标准单元架构升级为NanoFlex Pro，从而实现更高的性能、更高的能效和更灵活的设计。A14工艺预计将于2028年投产。
在七月份的财报说明会上，台积电表示，其A14（1.4纳米级）制程工艺在过去三个月取得了快速进展，目前已远超处于同一研发阶段的N2工艺。该技术在智能手机和人工智能/高性能计算应用领域也获得了客户的广泛关注和积极响应。
台积电首席执行官魏哲家在与分析师和投资者的财报电话会议上表示：“A14技术的研发进展顺利，内部产品样机的器件性能接近90%，256Mb SRAM的良率也接近90%。”
预计将于2028年下半年量产的A14芯片，在性能和良率提升方面取得了快速进展。今年4月，该公司披露，该生产节点的晶体管性能已达到目标值的85%以上，256Mb SRAM良率也超过80%。大约三个月后，这两个数字均接近90%，这意味着器件性能提升约5%，SRAM良率提升近10%。
作为对比，台积电的N2工艺在2023年4月的256Mb SRAM测试芯片上实现了超过80%的目标器件性能和50%以上的良率。到2024年4月，该工艺的性能已达到目标器件的90%以上，SRAM良率也超过80%。虽然两者的发展轨迹无法直接比较，但这些数据表明，A14工艺的成熟速度远超N2工艺在类似发展阶段的表现。
与处于相似研发阶段的N2工艺相比，A14工艺的快速发展可能至少部分归功于台积电在环栅纳米片晶体管（GAA）方面日益丰富的经验。早在2023年，台积电在GAA纳米片晶体管的生产方面经验尚浅，因为N2是其首个采用此类结构的工艺技术。相比之下，A14工艺采用的是台积电第二代GAA器件，因此可以受益于N2工艺研发和量产过程中积累的晶体管设计改进、工艺优化和制造经验。
台积电似乎已经通过 A14 和 N2 消除了许多良率限制因素，但请记住，256Mb SRAM 的高良率仅仅表明缺陷密度足够低，并且在高度重复的测试结构中工艺均匀性良好，但这并不能直接代表商用处理器的功能或参数良率。
尽管如此，距离预期量产开始还有大约2.5年的时间，A14器件性能接近90%，256Mb SRAM良率也接近90%，这使得台积电的A14进展远超N2。如果客户设计准备就绪，这样的进展有望使台积电提前开始使用A14进行大规模量产（HVM），或者以高于以往的功能和参数良率启动HVM。
值得一提的是，在A14之后，台积电还规划了A12工艺。作为公司第二代创新型背面电源轨解决方案的使用者，A12集成了尖端纳米片晶体管，使其成为 AI/HPC 应用的最佳解决方案。
台积电表示，背面供电轨解决方案显著降低了IR压降，并将所有正面金属层专门用于信号布线，从而提高了逻辑密度。背面供电轨解决方案与纳米片晶体管的结合，使台积电A12实现了前所未有的电源效率和逻辑密度，使其成为高功耗AI加速器的理想之选，而AI加速器是未来AI基础设施的核心组件。
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
END
今天是《半导体行业观察》为您分享的第4525期内容，欢迎关注。
推荐阅读
★
★
★
★
★
★
★
★
加星标⭐️第一时间看推送~
