2nm以下，芯片越来越“测不动”了

电子发烧友网译在2nm以下节点，随着晶体管持续缩小、对各类工艺的敏感度不断上升、可用于缓冲问题的余量逐渐消失，半导体制造中原本彼此独立的各道工序之间的界限，正开始变得模糊。

在这样的尺度下，单个原子就足以改变芯片的行为；即便只是轻微的晶圆探针接触，也可能损伤已减薄衬底上的氧化层或通孔。工艺波动会在量测环节引发误报。而移除牺牲材料后残留在芯片上的纳米级颗粒，足以让一颗昂贵的多芯片堆叠体直接报废。

"过去人们是想直接探测芯粒（chiplet），现在转而设置牺牲焊盘（sacrificial pad），因为他们不愿损坏真正要用来键合的凸点。"西门子EDA（Siemens EDA）汽车IC解决方案总监Lee Harrison表示，"如今我们又看到混合键合，这确实是一项非常酷的技术，但你根本不可能探完一个混合键合点还让它保持完好。我们看到一些客户把晶圆键合放到测试之前，因为现在的裸片和晶圆都太薄了。"

在更早的工艺节点，制造工艺中内置的余量足以让这类问题被忽略：衬底更厚，不易翘曲，结构也更稳定。但在2nm以下，很多裸片本身就是芯粒的集合体，因为算力需求远远超过了单颗光罩尺寸（reticle-sized）裸片所能容纳的晶体管数量。这会推高热密度、加剧结构应力，并带来大量未知因素——不同工作负载会以不同方式对芯片施加压力。与此同时，要提升器件的整体性能，一切就必须更小、更薄，因而也更脆弱，由此产生出一堆相互交叠、且常常彼此矛盾的需求。

大型AI数据中心对此心知肚明，这也是它们正转向冗余服务器集群的原因。"制造环节大概率会出问题，所以我们在做的方案是提供冗余。"新思科技（Synopsys）多芯片战略与3D IP产品管理总监Rob Kruger说，"也就是说，你可以用冗余集群，而不是去做冗余通道（lane）和3D互连——因为一旦出现故障，倒下的可能是一整片，而不只是一个。接下来还有多芯片测试：你必须先测这些裸片，集成之后再测一次。这方面已有一些标准在推动，而且在每颗裸片上配备分层测试服务器正变得普遍。你可以在封装前测、封装后测，并具备在出现问题时借助冗余修复封装的能力。UCIe和3D连接都能这样做。"

这实际上把余量从封装内的单颗裸片转移到了裸片之外，从而实现了计算资源的热插拔。讽刺的是，这种做法几十年前最初是为大型机和小型机降低停机时间而开发的，却在1990年代随着运行Windows NT和各种Unix变体的廉价服务器出现而被大范围放弃。

误报

特征尺寸的缩小曾让廉价硬件得以普及，但物理定律正开始反转这些成本红利。在同一片晶圆上执行完全相同的工艺，不同区域可能得出不同结果。这种工艺波动总体上是可预测的，但它会波及过去不受影响的其它工艺环节。

"我们看到晶圆上被检测出的缺陷数量爆炸式增长，达到数百万个。"Onto Innovation业务发展高级总监Prasad Bachiraju说，"由于设备灵敏度太高，当你想抓取关键缺陷时，它实际上把周边区域和工艺波动也当成了缺陷。这些全都是噪声和干扰项。"

其他人也持相同看法。"我们看到的情况是，先进节点让整个行业越来越难以仅凭检测信号来判断什么在电气上真正重要。"proteanTecs解决方案工程副总裁Noam Brousard说，"在2nm及以下，潜在征兆的数量可能极其庞大，而许多信号反映的只是局部工艺波动，并不构成会导致功能或可靠性问题的实质缺陷。"

不存在单一的解决办法。相反，需要多种方法协同作业、持续监控，而且每一种方法都必须放在与其它方案可能相互影响的前提下去评估和实施。

"在质量和健康度监控方式上，一个范式转变是：我们不再追踪单一指标，而是追踪众多数据点的集合。"Brousard说，"诸如工艺波动、温度或电压这样的单项指标，可能提示出现了超限状态，但也可能只是正常波动而非真正的缺陷。随着设计愈发复杂，指向器件缺陷的线索会更多，但要区分无害波动与真正会影响工作的状态却越来越难。你需要看最终结果——实际逻辑电路是如何被众多可能因素的组合所影响的。"

此外，可能引入缺陷的插入点（insertion point）更多了，产生的数据量也已超出传统云端方法所能分类和处理的范畴。要理解这些数据，最好的办法是对其进行抽象。

"行业做研发的方式已经转向虚拟化能力，而不是反复迭代试错。"泛林集团（Lam Research）首席AI官兼Semiverse Solutions企业副总裁David Fried说，"大量虚拟化、建模和优化工作已经完成，所以我很有信心：这些节点上正向量产推进的结构和技术，其设计方式会比过去的技术更稳健。希望这意味着我们不会在这些技术上再遇到后期才爆发的'致命拦路虎'问题。把这些技术推向量产本身就是挑战，各单项工艺的波动依然非常棘手。数百道工序必须协同起来，而你必须考虑到所有这些工序的波动。历史上，这靠的是把海量硬件跑过晶圆厂，再借助数据测量、量测和检测去描绘出所有这些波动的边界。但工艺复杂度高得惊人，工序如此之多，你已经无法再用硬件把整个参数空间摸清楚了。"

看得更深、更广、更频繁

这里并没有什么真正的意外。变化的是需要考虑的事项体量之大。

"翘曲问题已经被理解得相当透彻。"布鲁克半导体（Bruker Semiconductor）产品营销经理Juliette Vandermeer说，"你了解工艺，知道在晶圆上生长的是哪种硅薄膜，于是你就能判断'好，它会朝那个方向翘'。但如果翘曲非常严重，就一定会伴随微裂纹。"

要找到这些裂纹，就必须更深入地观察各层金属，通常要借助X射线衍射成像才能在每一道工序或插入点看到并量测芯片或封装内部实际发生了什么。

"膜层越来越薄，因此需要更高的精度。"Vandermeer说，"真正的挑战在于厚度和浓度，也就是生长工艺本身。生长过程中要控制温度，而界面粗糙度会影响电阻通道的质量。这些都是我们要量测的参数；如果在前端环节出现误差，它会一直传导到最末端。我们的客户需要确保工艺受控。工艺规格必须收紧到埃（Å）级，而我们的量测规格则要进入亚埃（sub-angstrom）级。"

这已经不只是制造过程中各道工序相互交叠的问题，而是整个"从设计到制造"链条，乃至延伸到现场使用环节的压缩。数据需要多向流动、跨出传统的数据孤岛进行分析，而提取这些数据需要更多类型的测试、检测与量测设备，以及能够在实时条件下梳理全部数据并采取行动的基础设施。

"我们开始看到多种方式混合使用。"西门子的Harrison说，"常规的ATPG扫描在整个测试策略中依然占绝对主导。你可能有两三千个处理单元，那就用ATPG来测这些处理单元。但如果你要做某种核心收割（core harvesting），可能就要采用另一种策略，比如BiST（内建自测试）或其它功能测试，来完成通道或互连的重新分配之类的工作。

此外，现场（in-field）测试目前正成为一项重要需求。我在2019年就规划了我们最初的系统内确定性测试产品，当时有几家汽车客户希望我们提供比逻辑BiST更好的测试质量。但后来的情况是，做数据中心的那批人真正接过了这项技术，并用他们对数据中心所做的那种定期测试来推动它，以确认一切仍在正常工作。他们这么做是为了省下大笔开支——能够判断何时该做预防性维护，而不是靠猜。"

仅仅给温度设定阈值、或跟踪数据传输速度，已经不够了。需要的是一种分层的方式，在制造和运行的每个阶段对数据进行协调、解读和优先级排序，然后确定这些数据用在哪里最合适。

"Margin Agents 让我们能够回答一个单靠温度无法回答的更重要的问题。"proteanTecs的Brousard说，"它能告诉我们某个特定的埋入式域（buried domain）究竟有多安全，而不仅仅是它有多热。

在堆叠结构中，这一区别至关重要。在叠瓦式或垂直堆叠中，层间热耦合会削弱某个域的有效时序余量，即便该域内部什么都没变。相邻层可能温度很高；自发热会抬升局部温度，上下方域内的时序路径就可能因此失去余量。温度传感器能告诉你温度升高了，但它无法告诉你这种升高是否构成了真实的时序风险。局部热量与余量损失之间的关系，取决于哪些路径受影响、它们相对于热层的布线方式，以及它们工作时的电压。"

这可能只影响晶圆上的单颗裸片，也可能影响整个面板或先进封装。

"当晶圆在晶圆厂接受测试时，厂里并不知道这些芯片后续会去哪里封装、组装和测试。"PDF Solutions首席执行官John Kibarian说，"他们必须知道物料该往哪里送，才能把人从流程中拿掉。而这其实一直没能实现。我们称之为编排层（orchestration layer）。它有点像用低代码或无代码的方式把各种应用连起来。想想PLM、ERP和MES系统，你的工程数据、制造良率数据，以及最终的设计自动化信息——你必须能拿到这些信息，才能把人从流程中拿掉，让AI做出恰当的决策。"

结论

裸片上的特征尺寸越小、封装密度越高，要把所有环节都盯住就越困难。在2nm以下的每一个新节点，更多的测试、更高的精度，以及关于芯片或封装表面和内部究竟发生了什么的海量信息，都是必不可少的。但除此之外，每道工序还需要包含交叉数据，并对"每一步会对其它工艺步骤造成什么影响"具备一定程度的感知；过去边界清晰的测试、量测与检测环节，如今已变成一组相互交叠的组合工序，必须既单独考虑、又统筹考虑。

来源：semiengineering

作者：Ed Sperling

2nm以下，芯片越来越“测不动”了图1