引言
近日，IC设计验证领域的国际技术盛会——2026 DVCon（Design and Verification Conference，设计与验证会议）在全球多地陆续展开。作为行业领先的数字EDA解决方案提供商，思尔芯（S2C）深度参与了本届会议在上海、班加罗尔、新竹、横滨等地区的巡回展览，通过多场技术演讲与现场演示，全面展示了其在SoC验证领域的最新成果。
DVCon 班加罗尔现场
DVCon新竹现场
DVCon横滨现场
技术演讲：
软硬件协同验证，加速芯片左移
在上海场期间，思尔芯资深专家发表了题为《A Lockstep-Controlled and Time-Synchronized HW/SW Co-Verification Framework for Virtual Prototype and Emulation》的技术演讲。
演讲指出，将虚拟原型的提前软件开发能力与硬件仿真的高精度调试能力相结合，构建锁步控制、时间同步的软硬件协同验证框架，可为SoC设计提供全系统仿真能力。其核心价值在于：开发者可在芯片硬件就绪前启动软件开发与验证，待硬件平台成熟后将软件无缝迁移至仿真或真实芯片环境，从而显著缩短研发周期、提升开发效率。
在新竹场期间，思尔芯发表了题为《Unlock FPGA Prototyping Potential and Maximize Productivity》的演讲，探讨如何释放FPGA原型验证的潜力，实现效率最大化。
演讲中指出，行业常见的做法是将原型验证应用于“左移”，但如今的焦点已不仅是“确保芯片设计正确”，更重要的是“确保设计正确芯片”。后者的问题根源主要在于规格错误或不完整，这类问题靠增加测试覆盖解决不了，因为错误的规格会让所有测试都白费。
针对“确保设计正确芯片”这一挑战，思尔芯提出：在芯片设计“左移”趋势下，原型验证已从传统验证工具，演变为前期架构决策、IP选型，乃至面向投资方演示的关键工具。客户可将自身的软件栈、操作系统及真实业务场景部署在原型系统上，在接近实际运行的频率下验证软硬件兼容性与系统稳定性，从而在流片前确认需求、识别风险。此外，原型验证还可帮助企业提前开展协议一致性测试与合规性验证，进一步提升产品上市效率。
演讲还从系统环境、调试能力、复杂设计分割和生态集成四个角度，介绍了思尔芯如何帮助团队减少环境搭建的精力，把更多时间用在找bug、赶进度以及验证芯片是否符合市场需求上，真正实现芯片设计左移。
展台直击：
AX66实机演示，S8-100同步亮相
在DVCon各站现场，思尔芯展位的Andes AX66 Demo演示吸引了众多参会嘉宾驻足交流。
该演示基于芯神瞳S8-100原型验证系统构建，将符合RVA23标准的Andes AX66四核处理器IP映射至平台，运行于Linux KVM虚拟化环境，成功启动两台并行虚拟机，每台均运行基于Llama2架构的轻量级语言模型"TinyStories"，生动展现了RISC-V处理器在边缘AI场景下的推理潜力。
用于此次演示的芯神瞳逻辑系统S8-100，也在展台同步展出。S8-100系列产品是思尔芯第八代高性能原型验证系统，搭载了AMD自适应SoC——Versal™ Premium VP1902，单系统等效逻辑门约1亿门。该系列提供单核、双核及四核配置，旨在满足AI、HPC等领域不同规模的设计需求。S8-100在运算性能、系统容量、互联带宽及扩展灵活性方面均实现显著提升，可更好满足大规模、高复杂度SoC设计的原型验证与早期软件开发需求。
持续深耕：
二十余载积累，赋能芯片创新
作为数字前端EDA领域的深耕者，思尔芯拥有超过二十年的技术积累，是全球领先的原型验证解决方案提供商之一。截至目前，思尔芯已服务全球超过700家客户，覆盖半导体、物联网、汽车电子、人工智能等多个领域，客户遍布全球。
二十余年来，思尔芯始终稳扎稳打，秉持“以客户为中心、快速响应”的理念，产品覆盖从架构设计、软件仿真、硬件仿真到原型验证、数字调试、EDA云等全方位工具与服务。这些成熟易用的产品均经过市场长期验证，能够为客户提供高效、可靠的支持，助力加速芯片设计创新。
与此同时，EDA工具与AI Agent的协同创新正成为行业发展的关键方向。延续其一贯的稳健风格，思尔芯的EDA 智能体相关成果将在完整打磨后陆续发布。期待在明年的DVCon上，看到思尔芯将AI Agent更深层次地融入，为业界带来更多完整方案。
