左移不止于验证
在EDA领域，“左移”（Shift-Left）并非新概念。早期，左移的核心聚焦于验证——早一点检查、早一点跑DRC、早一点发现bug，将验证工作提前，以降低后期修复成本。
但今天，左移的内涵已远不止于此，呈现出明显的三层递进：
第一层，从验证扩展到更广的技术环节。 它不再局限于验证本身，而是延伸至软件启动调试、工作负载分析、IP复用、预集成子系统、硬件仿真、FPGA原型验证等，覆盖芯片开发的更多前端环节。
第二层，从技术验证延伸到系统级验证。 芯片设计团队可以更早地运行更重的软件栈，更早开展合规与认证相关工作，在将设计固化到硅片之前，尽可能多地观察和分析系统行为。
第三层，从工程层面延伸到商业层面。 左移让芯片设计团队能够更早地进行产品评估，更早地向合作伙伴或投资人展示成果、争取资金支持。但它所驱动的商业价值——更快的市场反馈、更低的试错成本、更强的融资说服力——已成为更大体系中不可或缺的重要一环。
这正是思尔芯的发力方向。思尔芯致力于帮助客户实现两大目标：确保芯片设计正确，以及确保设计正确芯片。为此，思尔芯构建了完整的数字前端EDA全流程解决方案，涵盖芯神匠架构设计、芯神驰软件仿真、芯神鼎硬件仿真、芯神瞳原型验证、芯神觉数字调试及EDA云平台，覆盖从左移到落地的每一环。
其中，芯神瞳第八代原型验证系统S8-100尤为亮眼。其单核、双核及四核配置已在国内外头部芯片设计厂商中批量交付。该系统搭载高性能AMD VP1902芯片，单核等效容量达1亿门。凭借充裕的逻辑资源与强大的扩展能力，S8-100为复杂芯片的左移实践构筑了坚实的物理底座。
图：思尔芯原型验证丰富多样的产品配置
开放生态：打破单打独斗局面
面对新兴技术与市场，为了快速高效地设计出符合市场需求的正确芯片，就需要在芯片设计的初始阶段，通过并行驱动的工作流程进行充分的架构设计。这意味着在设计的一开始，并在每一个阶段，利用工具高效且准确地进行设计。这一架构级的决策，直接决定了最终SoC的市场竞争力。思尔芯积极构建开放生态，已汇聚20余家头部伙伴，通过并行驱动的工作流程，在设计初期即进行充分验证。在汽车、AI等领域，思尔芯已助力多家头部客户完成大规模复杂芯片的设计与验证：
汽车E/E：不仅是“简化”更是“差异化”
软件定义汽车(SDV)时代，整车代码量逼近十亿行，算力需求激增，迫使E/E架构向“中央+区域”全面重构。对此，思尔芯联合Arm、Xylon及知从科技推出汽车MCU混合原型解决方案。 该方案基于思尔芯芯神瞳原型验证系统构建，精准分析架构负载，简化向Arm Cortex-R52+的迁移路径。作为面向未来汽车的参考设计，它有效降低了下一代汽车MCU的开发风险与时间成本，助力芯片设计团队在汽车领域进行差异化创新。
IP评测：从“做对”到“选对”
随着RISC-V开放生态重塑产业格局，芯片设计的竞争焦点正从前端的“把芯片做对”向后移，聚焦于架构阶段的“选对路径”。这一前置决策直接决定了SoC的性能与功耗表现。思尔芯与阿里巴巴达摩院玄铁达成深度合作，提供一站式IP评测服务。在2026年玄铁RISC-V生态大会上，玄铁C925处理器在思尔芯S8-100平台上完成首发首秀。
图：玄铁C925在S8‑100上首秀
芯片企业的SoC设计往往需要高中低产品搭配，玄铁的处理器矩阵正是为了给芯片设计团队提供一站式的解决方案。为支撑玄铁全系列处理器矩阵，思尔芯已完成从R系列到C系列的深度适配，拥有成熟的Demo验证。思尔芯副总裁陈英仁表示：“基于广泛的原型验证产品组合，我们可支撑从IP到系统的全场景验证，为玄铁及芯片设计公司量身打造创新方案，加速先进RISC-V 芯片开发。”
IP评估：加速开发，降低风险
从CPU到GPU，思尔芯与芯动科技携手推进IP评估合作，旨在帮助芯片设计团队加速芯片开发、降低项目风险。芯动科技拥有丰富的IP库，涵盖CPU/GPU、LPDDR5/DDR5、HDMI 2.1、PCIe Gen5、USB 4/3.2/2.0、UFS/eMMC/ONFI、DP/MIPI CSI&DSI等核心接口。
依托思尔芯原型验证平台，芯动CPU IP已完成上板验证。其GPU设计也已在思尔芯的原型验证系统上跑通完整流程。这一合作充分验证了思尔芯在复杂IP评估中的工程落地能力，为芯片设计团公司选对IP、走对路径提供了坚实保障。
EDA赋能：面向HPC/AI场景
EDA不仅是功能验证的工具，更是架构评估的基石。面对HPC与AI驱动下芯片复杂度的持续攀升，多核集群与定制指令扩展已成标配，传统原型验证系统正遭遇容量瓶颈。
思尔芯芯神瞳原型验证系统S8-100凭借卓越性能，成功实现对Andes全系列RISC-V IP的深度适配，构建起从高性能多核验证到边缘AI推理的全方位支撑能力，推动RISC-V从技术创新走向规模化量产落地。
AI推理场景实测，S8-100从容承载
AndesCore AX46MPV 是晶心科技推出的第三代高性能64位RISC-V多核超纯量向量处理器IP，属于AndesCore 46系列的旗舰型号，专为Linux环境下的边缘AI、数据中心推理及高性能网络存储应用而设计。
基于芯神瞳S8-100S平台，思尔芯成功运行了Andes AX46MPV处理器。这款32/64位多核CPU IP支持从单核到最多16核的灵活配置，具备8级超纯量流水线。在芯神瞳S8-100S平台上，其运行频率高达70MHz。
更值得一提的是，思尔芯的芯神瞳原型验证S8-100凭借大容量架构优势，在适配此类高性能设计时，仅占用单颗VP1902资源的55%。这一极致的资源利用率，这直观验证了S8-100承载此类高性能、多核复杂 IP 的强大能力。
S8-100助力高性能双虚拟机并行处理
思尔芯基于S8-100S构建了Andes AX66处理器的Demo方案。AX66是晶心科技推出的64位高性能RISC-V处理器IP，支持RVA23规范，拥有13级流水线、4-wide译码及8-wide乱序执行能力，同时集成多项前沿特性：向量与向量加密支持、虚拟机与AIA支持，以及Multi-Cluster支持接口 (CHI) 。
平台搭载高度集成的虚拟化硬件仿真环境，演示运行于Linux KVM虚拟化平台，成功启动两台并行虚拟机，每台均可流畅运行基于Llama 2架构的“TinyStories”大语言模型。这款参数量仅4200万的轻量级模型表现出色，充分验证了AX66在性能扩展性、多媒体、安全性及虚拟化方面的综合实力。
从边缘/数据中心AI到信息娱乐、高档家电、网络通信及影像处理，AX66正成为高效能Linux与Android应用的理想主处理器。而这一切的背后，是思尔芯芯神瞳S8-100对多样化未来应用场景的坚实支撑与强大适应力。
图：基于S8‑100的Andes AX66 Demo，实现高性能双虚拟机并行处理
左移闭环：助推香山架构演进
思尔芯通过构建开放生态，将IP选型、架构探索、系统评估与应用场景验证前置，显著降低了复杂芯片的创新门槛。在这一理念指导下，思尔芯助力芯片设计公司在架构阶段即启动协同验证，并凭借全新的自动分割流程，大幅压缩编译与迭代周期。在支持开源香山处理器的演进中，思尔芯展现了“全程陪伴”的技术定力：
架构跃迁：支撑16核大规模验证
思尔芯全程支持北京开源芯片研究院（简称“开芯院”）香山“昆明湖”处理器的架构演进，成功实现了从2核、4核到8核乃至16核的平滑扩容。依托2台芯神瞳S8-100Q平台，团队不仅顺利完成了16核RISC-V+NoC的大规模系统验证，更通过RCF (RTL Compile Flow) 流程显著提升了验证效率。这一实践充分验证了S8-100在处理复杂系统时的强悍性能，实现了“性能+效率”的双重突破，为香山处理器的快速迭代筑牢了根基。
效率革新：编译周期压缩至17小时
在工具链优化方面，借助RCF软件的强力加持，香山项目的全流程编译周期缩短至17小时。配合增量综合功能，该流程完美支持了每日构建的版本迭代需求。同时，在13.3MHz的稳定运行频率下，优化后的互联结构大幅降低了调试复杂度，显著提升了问题定位与修复的效率。
结语
在芯片复杂度陡增、流片风险高企的今天，思尔芯依托“生态协同+EDA赋能+左移闭环”的三位一体战略，成功构建起从IP评估、架构设计到原型验证、软件协同的全流程闭环。
通过与Arm、晶心科技、达摩院玄铁等产业伙伴的深度合作，思尔芯不仅助力芯片设计团队实现“确保芯片设计正确”与“确保设计正确芯片”的双重目标，更提供整个生态一个可供真实评估的平台。在这里，我们的决策不再“纸上谈兵”，而是通过实际跑分找到最适合自身需求的IP选品——让数据说话，用结果定夺。
从创新到产业主流落地，思尔芯正以前瞻性的数字前端EDA全流程解决方案，加速推动RISC-V走向规模化量产的新阶段。
