3D芯片，难倒EDA？

正如珠海硅芯科技有限公司创始人兼总经理赵毅先生在日前的ICDIA 2026峰会现场演讲中所说，过去数十年，半导体产业主要依靠两条路径提升芯片算力：一是持续推进先进制程，二是不断扩大单芯片规模。

然而，随着制程演进和芯片尺寸不断逼近物理与经济极限，设计成本与制造良率之间的矛盾日益突出。在这一背景下，先进封装正成为产业升级的重要技术突破口，为算力持续提升提供了新的发展路径。

关于什么是封装，大家都有统一的定义。但如果具体到先进封装，可能不同的人就有不同的看法。

根据维基百科所说，从类型上看，先进封装包括多芯片模块、3D IC 、2.5D IC 、异构集成、扇出型晶圆级封装、系统级封装（SiP）、叠层封装（quilt packaging）、将逻辑（处理器）和存储器集成在单个封装中、芯片堆叠、晶圆键合/堆叠、封装中包含多个Chiplet或裸片、这些技术的组合等等。

其中，2.5D 和3D封装更是在最近几年因为AI的火热而迅速崛起。

据赵毅所说，当前先进封装的发展主要围绕两大核心目标展开，即不断提升芯片的互联密度和键合密度。其中，混合键合（Hybrid Bonding）是当前最受关注的技术方向之一，能够实现1微米以下的键合密度，代表了先进封装向更高集成度发展的重要趋势。

与此同时，先进封装正呈现出多种工艺并行发展的态势，包括EMIB硅桥、TSV、TGV以及混合键合等技术都已在半导体产业中得到应用。这些新工艺的不断涌现，正在推动整个先进封装产业生态持续升级。在这些技术推进的同时，也给传统EDA带来了新的挑战。

熟悉芯片设计行业的读者都知道。以前的芯片都是2D架构，所有工具的演进也都是聚焦在平面上做迭代的。现在进入到3D时代，就需要EDA工具重新思考，如何能在各个设计环节与不同先进封装工艺完成适配与协同，以更好地支撑新一代芯片的设计需求。

赵毅表示，在先进封装需求驱动下，2.5D、3D堆叠芯片的EDA设计已不再只是适配制造工艺，还需要与具体的芯片设计场景进行协同。从产品需求定义到最终堆叠系统实现，行业需要建立一套全新的工具链和设计方法论。

“2.5D、3D堆叠芯片设计的核心变化，是EDA设计流程正由传统的DTCO（单芯片设计协同优化）升级为STCO（系统-工艺协同优化），形成面向系统与工艺协同设计的全新范式，以支撑先进封装时代的整体设计流程。”赵毅总结说。

他进一步指出，为了满足2.5D、3D堆叠芯片设计，需要建立一套完整的设计流程。整个流程首先从系统架构规划开始，根据产品需求完成Chiplet选型、制程选择、IP约束、IO规划以及基板和键合工艺的全局布局；

随后进入多芯片物理实现，实现Chiplet、Interposer和Substrate的跨层级协同设计，并让布线算法与Micro-bump bonding、Hybrid Bonding等工艺深度适配；之后通过多物理场分析仿真，对电、热、磁等进行联合分析，并将仿真前移到架构规划阶段，提前规避热翘曲等问题；在此基础上开展可靠性测试（Multidie DFT），针对TSV、TGV等先进封装引入新的缺陷建模、测试机制和冗余修复方案；最后完成系统级验证，构建适用于2.5D、3D的新设计规则和验证引擎，形成面向先进封装的完整EDA设计闭环。

基于这套方法学，硅芯有的放矢地打造了极具竞争力的解决方案。

据相关资料显示，硅芯科技的团队成员自2008年起便持续开展3D芯片设计方法学研究。2022年公司成立时，这段跨越十余年的技术沉淀，已转化为其研发面向未来3D芯片设计工具的核心底气。事实也证明，硅芯在过去短短几年间，就已经打造起2.5D/3D堆叠芯片EDA全流程平台——3Sheng Integration Platform，并申请了近百项发明专利与软件著作权。

在峰会演讲中，赵毅也给我们详细讲述了这套平台对3D芯片的重要价值。

据介绍，作为一个自主研发的，面向2.5D/3D堆叠芯片自的EDA平台，3Sheng Integration Platform创新性构建了涵盖“系统级架构设计、物理实现、Multi die测试容错、分析仿真、多Chiplet集成验证”五大中心的闭环设计平台，支持一体化协同设计与优化，形成覆盖先进封装 Chiplet 后端设计全流程解决方案。

具体而言，该平台以STCO（系统—工艺协同优化）设计方法学为核心，将系统架构规划作为设计起点，支持Chiplet选型、IO规划、基板与键合工艺布局等系统级设计；同时实现Chiplet、Interposer与Substrate的跨层级协同设计，并结合电、热、磁多物理场联合仿真，将热分析前移至架构规划阶段。此外，平台还面向TSV、TGV等先进封装结构提供DFT测试与容错能力，并构建适用于2.5D/3D的新型验证规则与检查引擎，形成完整的设计闭环。

赵毅指出，在3D芯片时代，仿真不再是版图完成后的验证工具，而应贯穿系统架构、预布局、布局布线到物理实现的全过程。这意味着EDA需要建立统一的数据底座，并配套快速仿真引擎，在设计早期就提供热、信号、电源等反馈，减少后期反复回调，实现架构、布局和仿真的实时联动，这正是STCO的方法论核心。

“此外，Multidie DFT已成为2.5D、3D堆叠芯片的刚需。随着TSV、TGV等先进封装结构的引入，传统单芯片DFT已无法满足需求，需要建立全新的缺陷建模和测试机制，并通过冗余TSV与容错电路提升互连可靠性和芯片良率。”赵毅接着说。

值得一提的是，针对2.5D、3D堆叠芯片设计流程复杂、工具工程化难度高的问题，硅芯科技还推出了面向异构集成设计专用的AI Agent平台—— ChipsZ。

赵毅介绍道，Chips Z建立在STCO设计流程之上，可作为芯片设计的“专属助手”，通过大语言模型理解用户需求，并调用3Sheng Integration Platform五大中心的EDA工具，为设计提供方案建议与工具协同。“其核心能力并非替代EDA工具，而是辅助学习、自动迭代与设计寻优。通过不断学习设计案例和优化算法，Chips Z能够帮助提升EDA工具的工程化落地能力，支撑2.5D、3D异构集成设计的自动化与协同优化。”赵毅说。

赵毅强调，先进封装正在让芯片设计、制造、封装三者深度融合，仅靠不同厂商的点工具串联流程，只能实现“流程打通”，无法实现真正的闭环耦合。

有见于此，赵毅认为，未来的EDA不仅提供设计工具，更要建立可复用、可标准化的Chiplet芯粒库，让不同芯片设计公司能够像搭积木一样完成2.5D/3D系统集成，推动产业从单芯片设计迈向模块化、标准化的异构集成时代。同时，依托3D IC协同创新中心，联合设计、制造、封装与EDA上下游，共同构建先进封装产业生态。

“硅芯科技的定位是以覆盖系统级架构设计、布局布线、测试容错、分析仿真、多Chiplet集成验证五大中心的原生3D IC  EDA平台作为桥梁，连接设计公司与先进封装工艺，实现数据、模型和工艺约束的一体化协同，同时通过产业协同创新中心推动先进封装生态和复合型人才培养。”赵毅最后说。

点这里👆加关注，锁定更多原创内容

*免责声明：文章内容系作者个人观点，半导体芯闻转载仅为了传达一种不同的观点，不代表半导体芯闻对该观点赞同或支持，如果有任何异议，欢迎联系我们。