FPGA Horizons Journal Issue 3 这个版本比前两期更有意思的一点，是它已经明显不再局限于“FPGA 怎么设计”，而是把视野扩展到了 SoC 开发体验、功能安全、验证、AI、航天、PCB、系统级验证以及网络安全 等完整工程链路。官方目录共列出了 8 篇文章。

有兴趣的可以看下之前的文章：

《插入文章》

FPGA 技术发展到今天，已经很难再用单纯的“逻辑资源有多少、运行频率有多高”来衡量一款 FPGA 产品的价值。

随着 FPGA 从传统的数字逻辑、通信和信号处理，逐渐进入 AI、机器人、汽车、工业控制以及航天等复杂应用领域，FPGA 工程正在发生一个明显变化：

FPGA 设计正在从“芯片级开发”走向“系统级工程”。

最新一期 FPGA Horizons Journal Issue 3 就很好地体现了这一趋势。

这一期涵盖了 FPGA-SoC 开发工具、功能安全、VHDL 验证、空间 AI、PCB 高密度设计、AI 卫星应用、Versal 系统级验证以及网络安全等内容。把这些文章放在一起看，可以发现一个非常清晰的趋势：

未来 FPGA 工程师面对的，不再只是 RTL 和时序，而是从算法、硬件、软件、验证，到安全、可靠性和产品生命周期的完整系统。

零、行业综述

开篇是行业综述，先了解一下目前行业动态：

是时候说Livt了吗？

Livt 是一种面向 FPGA 和 ASIC 设计的新型编程语言，目标是降低传统 VHDL、Verilog 的学习门槛。它采用更接近软件开发的编程方式，让开发者描述硬件行为，再由编译器生成确定性、可综合的 VHDL，同时兼容现有 FPGA 工具链。

Livt 并不是要取代 VHDL 和 Verilog，而是作为更高层的抽象层。开发者仍然可以在需要时混合使用手写 VHDL/Verilog，从而在保持底层控制能力的同时，提高代码的可读性和可维护性。

此外，Livt 与用于定义硬件-软件接口的 HxS 集成，可以将寄存器映射和控制点转化为更明确的软件 API，简化处理器与 FPGA 逻辑之间的交互。整体来看，Livt 试图让 FPGA 开发更接近现代软件工程，但它能否成为新的通用硬件设计语言，还有待实际项目和开发者社区的验证。

NG-ULTRA SoC FPGA进军航天领域

NanoXplore 与意法半导体的 NG-ULTRA 已根据欧洲航天标准 ESCC 9030 完成认证，成为首款通过该新规范认证的塑料封装微电路，为欧洲航天级 FPGA/SoC 的商业化应用迈出重要一步。

NG-ULTRA 面向低地球轨道和中地球轨道任务，具备抗辐射能力，未来可应用于 伽利略、哥白尼和 IRIS² 等欧洲卫星项目。相比传统航天器件，新标准允许采用更具成本优势的塑料封装和倒装芯片方案。

这一变化背后的意义在于，随着卫星对在轨数据处理和边缘计算需求不断增加，航天器需要更强的本地计算能力，同时还要控制功耗和成本。ESCC 9030 为这类非陶瓷封装器件进入航天市场提供了新的认证路径，而 NG-ULTRA 则体现了欧洲在低成本、可扩展、抗辐射航天计算平台方向上的探索。

欢迎使用oHFM——开放的、厂商无关的FPGA标准

在 CES 2026 的众多 AI 和机器人新品之外，FPGA 领域也出现了一个值得关注的变化——开放协调 FPGA 模块（oHFM）标准正式发布。该标准由 SGeT 推出，旨在为 FPGA 和 SoC-FPGA 模块建立统一的硬件接口规范，通过标准化的引脚分配和接口设计，让不同厂商的 FPGA 模块能够使用通用载板，从而降低对单一供应商的依赖，减少厂商锁定。

oHFM 针对不同应用场景提供了两种形式：oHFM.s 采用可焊接设计，更适合追求小尺寸、低成本和大批量生产的产品；oHFM.c 则采用连接器设计，更强调高速性能、模块扩展和后续升级。两种方案虽然面向不同场景，但核心思路一致——将 FPGA 模块与载板进行标准化解耦，让用户可以根据需求更换 FPGA 模块，而不必重新设计整个系统。

对于 FPGA 生态而言，这种标准化具有重要意义。过去不同 FPGA 厂商往往拥有各自的模块接口和开发板生态，用户一旦完成硬件设计，就容易与特定厂商绑定。oHFM 希望通过开放标准降低这种依赖，让 FPGA 模块逐渐像计算机中的标准扩展模块一样具备更强的可替换性和可升级性。这对于国产 FPGA 厂商也值得关注：除了提升芯片性能，建立开放、兼容的模块和生态标准，同样可能成为推动 FPGA 市场进一步发展的重要方向。

感谢Intel——曾经美好过

随着开源项目精简计划持续推进，Intel 正在陆续归档一些不再重点维护的开源项目。最新一批包括用于管理 Intel Optane DC 持久内存的 ipmctl、将 Murphi 模型转换为 SystemVerilog 的 Mu2SV，以及与 FPGA 部分重配置相关的 intel/fpga-partial-reconfig 项目。

其中，FPGA 部分重配置项目的归档尤其值得关注。Intel 此前已经围绕 Partial Reconfiguration 建立了较为完整的开发生态，包括教程、参考设计和 Linux 驱动等，并持续支持这一技术十多年。因此，这次项目归档更像是一次产品和开源资源的重新聚焦，而不意味着部分重配置技术本身失去价值。

这一变化也与 Intel 近年来的业务调整有关。2025 年，Intel 将 Altera 51% 的股权出售给私募股权集团 Silver Lake，自己保留 49% 股权。Altera 再次成为相对独立的 FPGA 业务主体后，也意味着其可以更加专注于 FPGA 产品、工具链和生态建设。对于 FPGA 开发者来说，这也值得持续关注：未来 Altera 会如何重新规划开源项目、开发工具以及 FPGA 软件生态，将成为其独立运营后的一个重要看点。

Atari ST回来了……嗯，算是吧

Atari ST 在诞生 41 年后，以一种特别的方式重新回到了玩家面前——MiniST。这款复古电脑复制品采用 Tang Nano FPGA 作为核心，并通过 MiSTeryNano 内核模拟最初基于 Motorola 68000 的 Atari ST 系统，同时配合 3D 打印的 Atari 风格外壳，还原了约 60% 的原机尺寸。

MiniST 的有趣之处并不只是“复刻了一台老电脑”，而是利用 FPGA 的可编程逻辑重新实现经典硬件平台。通过 MiSTer 系列开源 FPGA 核心，可以在现代 FPGA 上模拟包括 CPU、视频、音频以及外设在内的完整硬件系统，让几十年前的软件重新运行在今天的硬件上。

目前 MiniST 只计划制作 5 台，单台成本约 400 美元。不过项目采用了开源设计，意味着真正有兴趣的玩家并不需要购买成品，只要拥有 Tang Nano、3D 打印设备以及足够的时间和动手能力，就可以按照开源资料自行制作。

这个项目也再次体现了 FPGA + 开源硬件 + 3D 打印 的独特魅力：FPGA 不仅可以用于 AI、通信和工业控制，也可以成为保存和重现经典计算机硬件的工具。对于复古计算爱好者来说，代码和硬件架构都可以被保存下来，而 FPGA 则让这些几十年前的系统能够以一种新的方式继续运行。

1. Streamlining the FPGA-SoC developer experience

随着 FPGA 从传统可编程逻辑逐渐发展为集成 CPU、FPGA Fabric、高速接口以及 AI 加速资源的异构 FPGA-SoC，开发者面对的已经不再只是 RTL 设计，而是完整的软硬件协同开发流程。文章关注的核心问题，就是如何降低 FPGA-SoC 开发过程中的复杂度，让硬件、软件以及系统开发能够更加顺畅地协同进行。

文章从开发者体验出发，讨论工具链、开发流程以及软硬件之间的衔接问题。其核心观点是，未来 FPGA 开发不能只追求器件性能，还需要不断降低开发门槛和系统集成成本，让工程师能够更加高效地利用 FPGA-SoC 的异构计算能力。

2. Implementing functional safety in hardware and software

在汽车、工业控制、航空航天等高可靠性应用中，仅仅验证 FPGA 功能正确已经远远不够，还需要考虑系统发生故障之后能否检测、隔离和恢复。因此，功能安全需要同时覆盖硬件和软件。

文章从硬件与软件协同的角度介绍功能安全设计方法，强调安全机制应该从系统设计早期就开始考虑，而不是在产品开发结束之后再进行补充。对于 FPGA-SoC 这类软硬件高度融合的平台而言，需要同时考虑 FPGA 逻辑、处理器软件、接口以及系统故障处理机制，建立完整的安全开发和验证流程。

3. OSVVM: A better way to verify your VHDL designs

随着 FPGA 项目的规模越来越大，传统依靠大量人工测试向量的 VHDL 验证方式逐渐暴露出效率和覆盖率方面的问题。文章介绍了 OSVVM（Open Source VHDL Verification Methodology），重点展示如何利用结构化的验证方法提高 VHDL 设计的验证效率。

OSVVM 提供随机化测试、功能覆盖率以及可复用验证组件等机制，使验证工程师能够更加系统地构建测试环境。相比单纯增加测试用例数量，OSVVM 更强调通过覆盖率和随机测试发现设计中不容易被人工测试发现的问题。对于复杂 FPGA/SoC 项目来说，这种方法能够提高验证的自动化程度，也有助于建立更加可维护的验证环境。

4. Developing a radiation-tolerant AI platform for space using AMD Versal adaptive SoCs

随着 AI 计算逐渐进入卫星和航天器，如何在空间环境中部署高性能 AI 计算平台成为一个重要问题。文章以 AMD Versal Adaptive SoC 为基础，讨论面向空间应用的 AI 平台设计以及辐射环境下的可靠性问题。

空间计算平台既需要足够的计算能力，又必须面对辐射造成的潜在故障，因此设计目标不能只看 TOPS 或计算性能，还需要综合考虑容错、可靠性和系统架构。Versal 将处理系统、可编程逻辑和 AI Engine 集成到同一平台，为构建高性能、可重构的空间 AI 平台提供了新的选择。

5. FPGA strategies for PCB layouts: Sparse vs Dense via breakouts

对于高速、大规模 FPGA 来说，芯片本身的设计只是整个系统的一部分，FPGA 封装到 PCB 之间的连接同样会直接影响设计难度。文章重点讨论 FPGA BGA 封装的 PCB breakout，也就是如何将 FPGA 大量引脚合理地引出并连接到后续 PCB 布线。

文章比较了 Sparse 和 Dense 两种 breakout 策略。不同策略会在布线密度、PCB 层数、走线长度以及设计复杂度之间产生不同的权衡。对于高速 FPGA PCB 设计而言，合理的 breakout 策略能够在设计初期减少后续布线困难，也能为电源完整性和信号完整性留出更大的设计空间。

6. Leveraging FPGAs for deploying AI in small satellites

小型卫星产生的数据量越来越大，如果所有数据都直接传回地面处理，会受到通信带宽和能耗的限制。因此，将 AI 推理能力直接部署到卫星端，让卫星能够在本地完成数据筛选、识别和分析，是一种很有吸引力的方案。

文章探讨了 FPGA 在小型卫星 AI 部署中的应用。FPGA 具有并行计算、低延迟、可重构以及较高能效等特点，可以根据具体 AI 算法对硬件架构进行定制。通过在卫星端进行边缘 AI 处理，可以减少需要传输到地面的数据量，同时提高卫星自主处理能力，也体现了 FPGA 在边缘 AI 和空间计算中的价值。

7. 简化 FPGA-SoC 开发体验

随着 FPGA 从传统的可编程逻辑器件发展为集成处理器、FPGA Fabric、高速接口和其他计算资源的 FPGA-SoC，开发人员面对的工具和开发流程也越来越复杂。硬件设计人员需要处理 RTL、IP 和时序，软件工程师则需要面对处理系统、驱动和软件环境，最终还必须把这些部分整合起来。

文章关注的正是这种FPGA-SoC 开发体验。其核心问题并不是 FPGA 本身性能不足，而是如何降低软硬件协同开发的复杂度，让开发人员更加高效地使用 FPGA-SoC 平台。

这也反映出 FPGA 行业正在发生的变化：未来 FPGA 的竞争不仅是芯片资源和性能的竞争，也会越来越多地体现在工具链、开发流程以及整体开发体验上。

8. The Cyber Resilience Act and what it means for FPGAs

本期最后一篇文章从法规和网络安全角度讨论 FPGA。欧盟《网络韧性法案》（Cyber Resilience Act，CRA）将网络安全要求进一步延伸到包含数字元素的产品，因此 FPGA 及其所参与构建的产品也需要考虑安全设计、漏洞管理和产品生命周期维护等问题。

文章强调，网络安全不能再被看成产品开发完成之后的一项检查，而应该融入整个开发生命周期。对于 FPGA 产品，需要从早期进行威胁和风险分析，考虑接口、攻击面、配置安全、漏洞处理以及后续安全更新，同时做好技术文档和生命周期管理。文章实际上提出了一个值得 FPGA 开发者关注的变化：未来 FPGA 的设计要求不仅是“功能正确”，还必须考虑产品在整个生命周期中的安全性。

参考

https://www.fpgahorizons.com/journal/issue3/

获取第三期的PDF：

公众号：OpenFPGA 后台回复：

FPGAHorizons-Journal-3

即可（建议复制粘贴）。

结语

从这 8 篇文章可以看到，FPGA 的应用和开发正在从单纯的 RTL 逻辑设计，逐渐扩展到更加复杂的软硬件协同、AI 加速、空间计算、功能安全、高速 PCB、系统级验证以及网络安全。

其中既有 OSVVM 这样的具体验证方法，也有 Versal 系统验证、空间 AI 等大型工程案例，还有 PCB 设计和 Cyber Resilience Act 这样的外围问题。对于 FPGA 工程师来说，这些文章的价值并不只是介绍某一种工具或器件，而是展示了一个越来越明显的趋势：FPGA 项目正在从“设计一块芯片上的逻辑”，转向“设计、验证并维护一个完整的异构计算系统”。