摘要导语
本文是“摩元智库·半导体产业链价值卡位剖析”系列 第二篇，主要探讨AI芯片的先进封装与存储集成问题，并深入剖析七家国产AI芯片厂商的封装内集成方案及其在产业链上的价值卡位。文中涉及的厂商信息及观点仅代表作者观点，不代表“半导体行业观察”平台的观点。
一颗AI芯片，里面到底装了什么？我们平时看到的芯片，通常已经经过了封装。内部那些承担计算或存储功能的小块硅片，叫作裸片。
封装就是要把裸片保护起来，并建立电气连接，让它们能够接入外部电路工作。
有些AI芯片的封装，还要把多个芯片连接起来。它可以把几颗负责计算的芯片放在一起，让它们协同工作；还可以把存储芯片集成进来，通过封装内的连接，向计算单元供给数据。
所以，我们通常说的一颗AI芯片，内部可能是由很多不同类型的芯片组合在一起的（例如，计算和存储组合）。不同产品的做法并不相同。
本篇是本系列的第二篇。主要关注，7家上市的国产 AI 芯片厂商，已经把哪些组合做成了产品、交到了客户手里？
一、先摊开一张图：一颗 AI 芯片要过六道关
图1：国产 AI 芯片六层产业卡位地图。
（来源：摩元智库 MT³）
摩元智库把AI芯片从“造出来”到“客户用起来”整理成了六个观察维度（图1）。
放在这张图里看，就能更清楚地了解一家厂商已经具备哪些能力，哪些环节还需要完善。本篇聚焦第二层，封装里到底集成了什么，以及这些方案已经用到了哪些产品上。
比较对象是芯片设计公司的封装内集成方案；封测厂本身、封装产能和板级存储，不在本篇讨论范围内。
二、不同芯片组合放进同一个封装，能解决什么问题？
图2：两类封装内集成。（来源：摩元智库 MT³）
如今，一颗 AI 芯片能发挥多少性能，不再由晶体管密度单独决定，还要看计算规模能否继续扩展，以及存储能否及时供数。
先看计算规模。要增加计算单元，一个直接的思路是把芯片做大。但芯片制造有光罩尺寸上限，单颗裸片继续增大受到限制。把多颗计算裸片通过封装内互连组合起来，是扩展计算规模的一条路径。可是，裸片之间交换数据有代价，拼在一起也不等于算力无损相加。
再看供数。计算单元多了，还要有足够的数据供它们处理。如果数据从存储中送来的速度跟不上，计算单元就会花时间等待，已有的计算能力也难以充分发挥。这是“存储墙”的一个典型表现。
这就像，厨师多了，食材却送不过来，再多灶台也得等。
把存储裸片与计算裸片装进同一个封装，用封装内的高密度、宽接口互连向计算单元供数，是缓解这个瓶颈的做法之一。
三、封装方案怎样对应到产品？
了解了两类集成的作用，再看各家厂商，就需要把封装方案、具体产品和交付进展联系起来。
同样提到多计算芯粒或HBM，有的披露的是设计能力，有的已经给出了产品规格，还有的已经交付客户。判一家公司走到哪，我们只看三件事。
第一，封装方案是谁设计的。芯片公司可以把封装制造交给外部厂商，同时承担方案设计。芯粒如何划分、裸片之间怎样互连、存储怎样集成，都涉及具体的设计工作。因此，采用台积电的CoWoS封装，还需要进一步看，芯片公司在方案设计中负责了哪些部分。
第二，方案对应到哪款产品。公司披露能够集成多颗计算芯粒，不代表每一款在售产品都采用这种结构；规格中支持某代 HBM，也不等于具体产品已经使用该代存储。
第三，走到了哪一步。按公开证据分为八档：
未见公开证据 → 在研 → 发布规格 → 送测 → 客户验证 → 首次交付 → 重复部署 → 重复部署且出货规模可核。
交付记录同样需要对应型号和时间。原型验证、首次交付、重复部署各自说明不同阶段；如果要讨论出货规模，还需要相应产品的数量或金额，不能直接沿用整家公司的销售数据。
四、七家厂商，各自把什么组合做成了产品？
图3：七家厂商多计算芯粒合封的产品进展。
（来源：摩元智库 MT³）
把三件事套到七家厂商身上，先看多颗计算芯片放进同一个封装这一类（图3）。
已经做成产品、交到客户手里的有三家。
壁仞的 BR166 把两颗 BR106 计算裸晶封在一起，2025 年内三个型号先后量产，业绩公告称已实现全形态规模出货。
燧原第三代芯片把两颗计算芯片同构合封，2024 年和 2025 年公司加速卡业务卖的主要就是三代卡。
寒武纪的思元370 是一颗芯片里装了两个计算芯粒；MLU370-X8 这张卡则装了两颗思元370。X8 在 2022 年就已对客户小规模出货。这条证据的年份较早，之后的产品是否延续这种做法，公开材料还没有说明。
另外三家披露的是能力，还没有对上具体的在售型号。沐曦说自己掌握 MCM 和 2.5D CoWoS 的封装设计能力，是自主研发；摩尔线程说已经联合国内封测厂完成了 Chiplet 与 2.5D 封装的量产和测试；海光的 XCD 与 MID 芯粒架构和 3DIC 跨 Die 架构，半年报里写到了原型验证。三家都没有写明哪一款在卖的产品用了这些方案。天数智芯的公开材料里，暂时没有看到多计算芯粒合封的表述。
再看存储。把存储和计算裸片放进同一个封装、并且写明了这一点的是壁仞的 BR166 和燧原的第二代芯片。
BR166 与两颗计算裸晶封在一起的是四颗 DRAM，产品段落没有写明具体类型；燧原二代搭载四颗 HBM2E，高配 64 GB，带宽 1.8 TB/s。也就是说，BR166 一款产品，计算和存储两类组合都有了实物。
沐曦 C500 采用 HBM2e、64 GB，天数智铠100 采用 HBM2、32 GB，HBM 按它的结构本来就装在封装内，这两款可以据此推断，但公开资料本身只写了存储类型。
燧原三代的 GDDR6、寒武纪思元370 的 LPDDR5、摩尔线程 S3000 的 GDDR6，公开资料只写了类型，没有说装在封装里还是焊在板上。
下表把两类组合和交付记录放在一起，方便逐家核对。
注：合封列的 ● 指已用于具体产品，◐ 指披露了能力或方案验证，○ 指未见或未逐款说明。「明确披露」指公开材料写明了集成位置；「依据结构推断」指材料只写了存储类型，HBM 按其结构属于封装内集成；「尚未说明」指材料未给出集成位置，不代表相关能力不存在。规格表里写的支持能力，也不等于在卖的产品已经采用。
同一家厂商，不同代际的做法也可能不一样。燧原第二代用 HBM2E，第三代改成两颗计算芯片合封、存储换成 GDDR6，封测成本的结构也跟着变了。下一章看这个例子。
五、换代的时候，封装和存储怎么变？
上一章看的是各家现在做到了哪一步。同一家厂商，换代的时候封装和存储的组合也会变。公开资料里能看到变化的有三家。
燧原变得最清楚。第二代芯片用 2.5D 封装，搭载四颗 HBM2E；第三代改成两颗计算芯片同构合封，存储换成 GDDR6。公司在问询回复里说明了成本上的差别：第三代的 Chiplet 方案，封装测试成本低于第二代的 2.5D 方案。按招股书口径，AI 加速卡及模组业务的封装测试成本占比，从 2023 年的 34.71% 降到 2025 年的 15.91%。公司同时说明，三代卡的直接材料成本更高，也压低了封测成本的占比。所以这组比例不能直接当作单卡总成本的降幅。2023 年这项业务卖的全是二代卡，2024 年和 2025 年主要是三代卡。
沐曦的变化落在存储上。曦云 C500 用 HBM2e；2025 年报的核心技术表写明，第二代曦云系列已经引入 HBM3 和 HBM3e。第二代里的曦云 C600，2025 年 7 月发布，公司称是首款基于全国产工艺的产品，2025 年末风险量产，2026 年 5 月实现量产并通过国家安全性及可靠性测评。C600 具体用的是哪一代 HBM，公开资料没有写明。
摩尔线程的变化还在规划里。在售的 MTT S3000 用 GDDR6；招股说明书披露了 Chiplet 可扩展架构、CoWoS 2.5D 封装和 HBM3e 存储裸片的方案，并把先进封装、先进存储列入新一代芯片的研发和募投项目。哪一款产品会先用上，公开资料还没有说明。
三家的变化方向并不一样。分别从 HBM 换到 GDDR6；从 HBM2e 往 HBM3 走；把先进封装和 HBM3e 放在下一代。所以比较封装和存储，要落到具体代际，同一家公司也不能贴一个固定的标签。
下一步，需要补齐的证据如下：
壁仞 BR166、燧原第三代芯片和寒武纪思元370，已经将多计算芯粒合封用于具体产品。存储侧，公开资料既提供了 HBM 产品配置和 DRAM 共封装的实例，也留下了部分型号集成位置尚未明确的情况。
七家厂商的封装进展，已经有具体产品可供讨论。计算芯粒怎样组合、存储怎样接入、相应产品何时交付，需要分别记录，再落到同一型号和代际上比较。
后续最值得跟踪的，是厂商能否把封装方案、具体型号和交付记录对应起来，国产硅中介层的量产爬坡，以及逐款披露存储的集成方式，都属于这一类。
资料与口径：
本文依据截至 2026 年 9 月 12 日检索的厂商官方公开资料，仅梳理七家上市的国产 AI 芯片企业的封装与存储集成进展，不覆盖全部国产AI芯片厂商（比如华为昇腾、阿里平头哥、昆仑芯等）。档位表示公开材料支持的商业化阶段，不代表综合技术水平；未见披露不等于没有方案。官网页面按访问日期记录，产品记录按披露日期记录；历史产品可证明某项能力曾经交付，不代表 2026 年最新型号。本文不构成投资建议。完整判定依据及出处可向摩元智库索取。
参考来源
点这里👆加关注，锁定更多原创内容
*免责声明：文章内容系作者个人观点，半导体芯闻转载仅为了传达一种不同的观点，不代表半导体芯闻对该观点赞同或支持，如果有任何异议，欢迎联系我们。
推荐阅读
喜欢我们的内容就点“在看”分享给小伙伴哦~
