‍

做一颗顶级的 AI大芯片，行业传统的开发周期通常是一年半到两年。但 OpenAI 打破了常理。

从 2025 年 2 月敲下第一行硬件代码（启动 RTL 设计），到 11 月将图纸送进台积电开工制造（流片），中间仅仅用了 9 个月。2026 年 8 月底，OpenAI 在芯片行业顶级峰会 Hot Chips 上公开了这颗名为 Jalapeño 的推理芯片细节。

OpenAI，一家以大模型算法起家的软件公司，真的能瞬间颠覆硬件研发的速度吗？官方新闻稿里其实悄悄藏着分工真相，OpenAI 负责出算力架构，博通（Broadcom）负责把它落地成真正的物理芯片（硅实现）并搞定网络连接。

撕开这层9个月奇迹的包装，核心问题其实只有一个：

这颗芯片里，到底有多少是 OpenAI 靠自研硬啃出来的，又有多少是直接把博通家里现成的货架搬了过来？如果换掉博通，这场神速的自研，又有多少环节必须推倒重来？

图1：Jalapeño 的开发与部署时间线

一、自研芯片的四类工作，分别由谁完成

要看清 Jalapeño 到底自研了多少，不能笼统地看谁挂名，得把造芯片拆成四块积木来看：

1.功能与架构（算力大脑）：OpenAI 亲自操刀

功能与架构，指负载定义、架构、RTL 和软件栈。这是芯片的灵魂，决定了它跑大模型有多快、专攻什么任务。这块几乎完全由 OpenAI 主导自研。据业内报道，其绝大部分硬件电路代码（RTL）都是重新编写的。

更具关键的细节来自 SemiAnalysis 的爆料。在硬件上，这颗芯片砍掉了所有与大模型推理无关的冗余，取舍极其激进；但更难的一关其实在软件，做硬件容易，做生态难，离开英伟达成熟的 CUDA 工具链，OpenAI 必须从零手搭一套自己的编译器与底层驱动。

为此，OpenAI直接动用自家 AI模型日夜自动编写底层计算内核。时间线上，它用9个月完成从首版 RTL 到定案流片，流片后又用约3个月从零搭出完整底层软件栈，并在极短时间内成功跑通业内最具挑战性、对算力要求极高的重度推理模型 DeepSeek R1。

2．可复用模块（外围通信管道）：博通直接提供

可复用模块，指接口 IP、I/O 小芯片和封装平台。计算核心再强，也必须依赖高速公路连接外部内存和网络。

Jalapeño 专门用了一颗独立的 I/O 小芯片来负责片外通信，集成了行业顶级的 SerDes（高速互连通道）和 HBM（高带宽内存）接口。

这些极难从头验证、对物理工艺极其敏感的混合信号模块，OpenAI 没有重复造轮子，直接搬了博通货架上成熟的硅验证资产。

3.项目实现（从图纸到数十亿晶体管）：双方联手攻关

项目实现，指物理设计、封装协同、验证和签核。

把写好的代码变成真实的晶体管排布，并确保百亿电路在纳米尺度下不撞车、不延时（即物理设计与验证），是整个项目中最耗时的一道工序。这里是博通经验与OpenAI 算法的合体，博通提供老练的物理设计流程，而 OpenAI 则让成百上千个 AI 智能体在夜间成批运行，暴力加速时序收敛与面积优化。

4.供应与交付（生产、封装与组装）：博通操盘，OpenAI帮抢产能

供应与交付，指晶圆、HBM、封测、系统集成和量产管理。

据Tom's Hardware，博通找台积电代工制造晶圆，协调把多颗裸片封进同一个封装，并联合系统厂商设计整机柜。但在核心资源上，OpenAI 也必须亲自下场，动用自身的客户号召力去锁定极其紧缺的 HBM 内存产能。

显然，找博通不是简单的“贴牌代工”，更不是拿现成公模套壳。博通卖的是“成熟 IP 零件库 + 老练的施工流程”。

这就引出了最关键的分界线，在博通负责的那一侧，到底有哪些是拿家里现成资产直接拼装，又有哪些必须为 OpenAI 重新量身定制？

图2：Jalapeño 的研发与交付分工

二、复用的是什么：IP、设计流程和封装经验

博通能让项目在9个月内交卷，靠的主要是仓库里的三样现成资产：

第一样是经过硅验证的接口 IP。

在先进工艺下，最容易翻车的是负责数据吞吐的物理接口（如 SerDes 和 HBM PHY）。这类混合信号模块对电压和制造工艺极其敏感，是芯片工程中公认最耗时、最难搞定的“长杆”。自研如果从零摸索，一旦流片失败重新投产，大半年时间就没了。博通手里握着已经在台积电产线上验证通过的成熟接口方案，OpenAI 直接搬来即用，不仅省下了几个月的调试期，更直接避开了推倒重来的巨大风险。 

第二样是封装平台。

Jalapeño 没有把所有功能硬塞进同一张大图纸，而是采用了芯粒（Chiplet）拼接方案。

博通早就搭好了现成的架构底座，由一颗专门负责对外通信的 I/O 小芯片，配合先进封装技术，将计算核心与高带宽内存像积木一样拼在一起。

OpenAI 沿用了这套成型的拼装框架，只需根据自己的算力核排布稍作适配，免去了重新设计封装底座的庞大工程。

第三样是设计流程和做过同类项目的团队。

把百亿级晶体管塞进微观物理空间，还要保证信号不延时、不撞车，靠的是纯粹的工程肌肉记忆。

博通在 Google TPU 项目上积累了整整十年的物理设计与签核经验。这套千锤百炼的自动化流程和踩过无数坑的老工程师，才是让博通的 IP 能够严丝合缝、按时嵌入新项目的隐形支柱。

这种“搭积木”甚至正在成为全行业的默契。连英伟达，都开始把自己的 NVLink 互连平台打包卖给联发科这类方案商做底座——行业造芯，早已告别了一砖一瓦从地基垒起的方式。

那么，被神话的“AI 加速”又占了多大功劳？

官方宣传中，OpenAI 将“AI 智能体加速设计”与博通的能力并列。但核对各方公开数据，真正被坐实的战果，只是通过自家模型并行优化，将矩阵单元的芯片面积缩小了10%。

在芯片工程中，面积缩小、算力提升和工期缩短是三码事。AI 确实帮工程师分担了夜间重复跑跑仿真的体力活，但真正支撑起 9 个月流片奇迹的，依然是博通这套价值连城的工业货架。

三、两种合作安排，客户换来了什么

当有了成熟的模块和流程，接下来的分歧就在于合作模式。谁来提供关键接口、谁做底层物理实现、谁掏真金白银去抢紧缺的 HBM 内存、谁承担供应链量产的风险？这四道分水岭，把行业切成了截然不同的两条路线。

全包型，博通与 Marvell 是代表。

从晶圆采购、物理实现、先进封装到最后的整机柜部署，全部由服务商一手操办。服务商自己背负高昂的元器件采购与供应链良率风险，最后直接向客户交付成品。

对于 OpenAI、Anthropic 这类急需算力支撑模型迭代、自身又缺乏深厚硬件供应链积累的前沿实验室，把复杂的工程全部甩给博通，是买到“时间与交付确定性”的最短路径。

另一种则是科技巨头走向成熟后的“自管型”路线。

以 Google 和亚马逊为例，随着自身芯片团队羽翼丰满，他们开始极力压缩中间商的空间——Google 自己向存储大厂直采昂贵的 HBM，将计算核心牢牢抓在手中，仅将外围的 I/O 小芯片交给联发科；亚马逊的自研芯片从第一代迭代至第三代，自己直接掌控的供应链环节也越来越多，仅把纯粹的物理走线与封装协同交由世芯等设计公司打理。即便是同一家大厂，也会在不同算力矩阵里混用这两种打法，分摊押注。

天下没有免费的捷径。选择全包型的客户，换来的是极致的开发速度，付出的则是高昂的溢价与深度的路径依赖。

在芯片行业，全包设计服务商通常会在生产与出货的刚性成本之上，直接加收 10% 至 20% 的服务溢价。

比加价更致命的是隐形锁喉。一旦未来试图换掉博通，客户将面临惨烈的推倒重来成本：博通那些经过实测的高速接口与小芯片是专有资产，合作终止即意味着授权终止；只要换掉接口 IP 或物理芯粒，整个芯片的互连验证就必须重做一遍；而一旦触及代工厂的先进封装方案调整，整套系统几乎要退回到最底层的可复用模块重新设计。

所谓的“自研”，在全包模式下，本质上是一场把灵魂寄托在外部巨人家底上的速度豪赌。

图3：两种合作安排下的设计与供应责任

四、国内：内部积累与外部复用

当大洋彼岸的OpenAI可以理所当然地把整套物理底座打包托付给博通时，国内 AI 芯片玩家面对的则是完全不同的现实约束。

翻看寒武纪、海光、摩尔线程、沐曦、燧原、壁仞等代表性企业的定期报告、招股书与审核问询回复，会发现所谓“自研”，本质上是一场在自主研发与外部采购之间的动态平衡。

在内部积累这条线上，国内多数芯片公司的典型形态是，把最核心的算力大脑与全芯片级的物理实现死死攥在手里，但高速接口依然难脱外部依赖，流片前集中爆发的后端人手，也不时要向外借。

沐曦的披露极具代表性——GPU 架构、核心计算 IP，一直到全芯片布局、时钟树综合与物理验证，全部内部自研，但关键的 EDA 工具与部分高速接口 IP 仍需从境外供应商采购；而技术难度不高、却只在流片前集中爆发、最耗人手的模块级布局布线，招股书直言有一部分委托给了外部设计公司——2024 年曦云 C600 密集投入，当年委外开发费近 9,500 万元，约占研发费用一成，其中一半左右是后端设计。

寒武纪则展现了工程经验在内部的代际复用，其掌握的 7nm 先进工艺物理设计能力，直接跨越支撑了思元 100 到 370 等多款芯片；海光在 DCU 上将计算芯粒与互连接口芯粒物理拆分、再行先进封装的解题思路，也与国际巨头如出一辙——而它 2022 年上市时的招股书与问询回复同样坦承，后端模块级布局布线曾靠外部工程师补人手。

更务实的企业甚至把研发边界做成了伸缩弹性的阀门。壁仞在招股书中挑明了这种商业现实，公司拥有全套设计能力，但面临交付压力时，亦可选择将部分后端与物理设计外包给外部设计服务商；而一旦自身团队成熟或出于成本考虑，原先采购的外部 IP 又会被逐步替换为自研版本，摩尔线程在 2023 年进入实体清单后加大部分 IP 自研，走的正是这条路。燧原的问询回复则把这道阀门的开合记录得更具体：2023 年把模块级物理实现交给外部团队，2024 年换成国内厂商，2025 年新一代芯片尚在研发初期，后端委外暂时归零。

拥有后端能力不等于每个项目都要亲力亲为，采购外部支持也绝不等于彻底沦为“拼盘贴牌”。在先进制程的高昂投入面前，不少国内团队实际上都在走向“轻设计”：全芯片布局、时钟树与签核这些定生死的环节自己把关，最耗人力、需求又忽高忽低的模块级走线与部分封装设计，则推给外部专业团队。沐曦与燧原的问询回复口径几乎一字不差——“后端设计核心环节由公司自主负责，委外部分为在公司设定的顶层框架下进行的模块级别物理设计实现工作”，海光上市时的说法也是同一个意思。

图4：六家公司的物理实现、IP 与后端设计委外披露

而在外部复用这条线上，国内版“设计军火商”的拼图仍未完整。

作为本土规模最大的芯片设计服务龙头，芯原在高性能计算平台上已经能拿出成熟的 PCIe 5.0、112G SerDes 与 UCIe 互连接口，并承接了大量先进工艺定制项目。

但如果把对标标尺拉到博通面前，短板同样显眼——在支撑顶尖大模型推理所必需的 HBM 接口 IP 上，国内公开货架依然是空白。更重要的是，哪怕套用现成平台，芯原官方披露的设计周期通常仍需 9 到 12 个月，完整生产交付更要耗时 6 到 18 个月。客观的物理规律无法跳过，无论是谁，将逻辑代码转化为物理芯片的苦工，每一天都省不下来。

至于阿里真武、百度昆仑芯等互联网大厂的全自研，除了上层架构与算力部署能够被外界感知，其底层接口 IP 的来源、真实的物理设计主导权与代工封装分工，依然隐匿在财报的水面之下。

如果说博通给 OpenAI 铺就了一条直达流片的标准高速公路，那么国内芯片厂商的现实，则是在有限的外部成熟模块支撑下，用自身漫长的物理设计积累与团队工程肉搏，一点点搭出属于自己的独木桥。

结语

比自研了多少更严酷的，是下一代还能复用什么。

去评价任何一颗自研AI 芯片，坐标轴始终有两条，一条看它在锋刃处独立开拓了什么，另一条看它在基底上最大限度复用了什么。

Jalapeño 的真正价值，在于 OpenAI 亲手啃下了定义算力大脑的架构取舍、重新编写的核心电路以及从零起步的软件栈；而它能以九个月惊险完工的前提，则是博通在底层毫无保留地垫上了硅验证接口、成熟封装平台以及十年磨一剑的物理实现流程。

国内各家厂商的生存切片亦是如此，无非是在自身工程资产的代际复用与外部供应链采购之间，各自选定了一条权衡取舍的窄道。

撕开宣发的光环，真正决定一家公司能走多远的，从来不是首战告捷的速度，而是这套复用体系能否穿越周期，当进入第二代、第三代芯片迭代时，原先积累的 IP、自动化流程与团队经验，有多少能原封不动地平移？如果博通的商业要价过高，OpenAI 是否拥有换掉它而不必推倒重来的底气？面对外部环境的变动，国内企业在被迫更换制造工艺与接口标准时，又有多少设计图纸会被无情作废？

与追问这颗芯片到底有多少比例算自研相比，探究哪些能力在持续沉淀、哪些依赖在不断加固，才真正触及了芯片工业最冷酷的底层法则。

 (文末附表：六家代表性公司最新一期财务与研发投入概况)