Xilinx FPGA的BANK标号命令规则

本篇主要是讨论Xilinx FPGA的BANK标号命令规则

FPGA的I/O引脚数量庞大、功能多样，而不同的I/O需要不同的供电电压、电平标准和性能特性。通过Bank划分，可以在物理和电气上对I/O进行分区管理，从而在灵活性、信号完整性和成本之间取得平衡。

从上图中可知，一些管脚被包括在bank15中，一些管脚被包括在bank16中。

在我们平时查看FPGA板卡原理图时，一般会发现一个问题；

即：我们使用的FPGA一共只有六七个bank，但是它的命名不是bank0-bank5，而是单独bank0、bank14、bank15、bank34·····。

Xilinx 7系列FPGA的I/O Bank并非随意编号，而是根据其支持的电平标准和性能定位，划分成了不同的“功能类型”，并分配了不同的编号段。

HR Bank (High Range)：这类Bank支持较宽的电压范围（1.2V ~ 3.3V），主要用于连接中低速外设、配置引脚、SPI、复位信号等。它们的编号通常集中在十几号段，例如常见的 Bank 12、13、14、15、16。

HP Bank (High Performance)：这类Bank专为高速信号设计，但支持的电压范围较窄（1.2V ~ 1.8V），常用于连接DDR3等高速存储器。它们的编号通常集中在三十几号段，例如 Bank 33、34、35。

例：Artix-7芯片（如XC7A35T）Bank 13、14、15、16属于HR Bank，而Bank 34、35则属于HP Bank，专门用于高速DDR3接口。

编号空间的预留：Xilinx的Bank编号是一个全局性的、跨芯片型号的规划。为了保持同一系列（如7系列）内不同型号芯片（Artix-7、Kintex-7、Virtex-7）的兼容性和可移植性，Xilinx为不同类型的Bank预先分配了固定的编号段（如HR用“1X”，HP用“3X”）。这样，工程师在升级芯片时，相同的Bank编号往往对应着相似的功能和引脚位置。

并非所有编号都物理存在：Bank编号的具体可用范围严格受限于芯片型号和封装。例如，一份资料显示，Artix-7的典型Bank编号范围为 0–35。但这并不意味着从0到35每个编号都有对应的物理Bank，只有芯片实际具备的Bank才会出现在数据手册和Vivado工具中。

- -THE END- -

往期精选