9月23日，“RISC-V AI技术沙龙-北京站”活动在北京成功举办。本次活动由芯来科技、北京中关村集成电路设计园发展有限责任公司联合主办，北京半导体行业协会协办。专题活动现场聚焦AI推理、NPU异构加速、3D存算一体及超节点Scale-up等新兴领域议题，展开从单核到集群、从指令到系统的全栈式技术对话，呈现了RISC-V AI芯片的技术图谱与生态进展。
北京中关村集成电路设计园发展有限责任公司董事长储鑫为本次AI技术沙龙作开场致辞。致辞中谈到，园区长期关注包括芯来科技在内的RISC-V相关企业，2021至2022年成立RISC-V生态产业基地，大量代表性企业均已入驻。本次沙龙涵盖互联、存储、算力、架构等方向，希望线下的有效交流能够为技术成果落地赋能助力。园区近年来不断升级，能够为更多企业提供共性技术服务，欢迎企业落地北京时将IC PARK作为成果转化第一站。
芯来科技创始人胡振波在开场演讲中指出，RISC-V凭借开放可扩展、模块化设计、原生RVV向量与矩阵扩展能力，是唯一能同时胜任AI Host ISA、端侧AI Device ISA和自托管AI ISA的指令集架构，既能做高性能AI主核，也能裁剪为无MMU极简MCU，向量与矩阵扩展复用同一标准，支持厂商自定义指令，云端、边缘、终端共用底层算子、驱动与开发框架。芯来科技产品覆盖低功耗MCU、高能效计算、车规功能安全、高安全与AI加速等全场景，能够高效承载多样化AI负载，实现差异化AI创新。目前芯来全球合作客户超300家，致力于成为值得长期信赖的RISC-V IP合作伙伴。
本场沙龙为大家呈现了多场主题演讲。其中芯来科技从AI芯片的主控核、算力核以及子系统三个部分出发，为现场观众带来三场主题演讲：
AI SoC主控核心：AI芯片的RISC-V主控核（UX1000）
作为AI SoC主控核，芯来科技UX1000采用12级乱序流水线，支持RVA23、RVV 1.0及Hypervisor，提供2/3/4/6译码四款配置，对标Cortex-A73至A78。内置向量单元最高256bit，支持FP64/FP32/FP16，集成ILM/DLM与ECC，支持16核SMP及缓存一致性。IOCP端口可与NPU紧耦合，CLM模式可将Cluster Cache配置为系统RAM，Big-Little与双模式特性满足高单核性能、实时控制与多核扩展需求。
AI SoC算力核心：面向AI推理的专用RISC-V算力核（NI系列）
作为AI芯片算力核，芯来科技NI系列包含NI900与NI1000，内置RVV向量单元、VME矩阵扩展与NICE/VNICE自定义指令接口。NI900可配置512/1024位向量，NI1000支持2048/4096位超宽向量并集成SFU特殊函数单元，实现向量、矩阵与激活函数三层协同。NI1000基于RV64标量核，VME扩展复用RVV寄存器堆并新增Matrix Tiles累加器，矩阵与向量算子无缝流转。SFU硬件加速超越函数，NICE/VNICE支持自定义指令，可与NPU紧耦合，高效承载CNN到Transformer的AI推理。
AI SoC子系统：基于RISC-V的定制子系统方案提升AI SoC前端效率
芯来科技首创CPU子系统IP模式，解决传统IP授权下资金、时间、人力痛点。子系统整合HSM启动核、UX主控核、NI算力核与AI加速单元，配套50+自研SoC IP，交付RTL、Testbench、C Test、FPGA参考Flow、SDK驱动与文档。完成SoC前端约80%共性工作，客户仅需聚焦20%差异化部分，研发周期从数月缩至数周，人力从数十人降至数人，实现省钱省时省力。同时提供HSM安全子系统方案，支持Secure Boot、eFuse配置及12种安全启动组合，已导入众多客户。
此外，我们还邀请到来自芯原股份、微纳核芯、妙芯微的技术专家，从多个方面为大家系统呈现RISC-V在AI领域的技术进展与实践经验。
芯原股份NPU产品经理李禹辰带来《AI SoC NPU加速器：芯原NPU IP》主题演讲。演讲中为到场观众系统介绍了芯原面向AI SoC的NPU IP组合：芯原VIP9X00系列NPU IP采用高度可配置、可扩展的架构设计，可满足不同算力需求，并通过灵活的多核配置实现性能扩展。新一代架构针对Transformer类模型进行了深度优化，并支持多种整数及浮点数据格式，可提升大模型推理效率。
截至目前，芯原NPU IP已被91家客户用于140余款AI芯片，累计出货约2.5亿颗，覆盖10余个应用领域，并已通过ISO 26262 ASIL B级汽车功能安全认证。在软件生态层面，芯原围绕AI模型高效部署，构建了覆盖模型转换、量化优化、编译及运行时的完整软件栈，并已支持Qwen、DeepSeek、LLaMA、Stable Diffusion、MiniCPM等多种大语言模型及AIGC与多模态模型，为AI模型在不同终端和计算平台上的高效部署提供支持。
微纳核芯技术生态总监詹丕显在主题演讲《三维存算一体3D-CIM：赋能RISC-V AI生态》中指出，AI大模型推理芯片将成为万亿级蓝海刚需市场，但面临算力密度、软件生态、数据带宽三大瓶颈。微纳核芯首创3D-CIM™架构，融合DRAM 3D近存、存内计算CIM与RISC-V存算，基于国产22nm工艺可实现7nm等效水平，算力密度与能效都大幅提升。公司牵头研制全球首个RV-CIM™标准，推出PCIe-CIM™与LP-CIM™系列推理芯片，面向AI手机、AIPC、具身智能及云端Token工厂，提供高性能、低功耗、低成本的国产自主可控方案。
妙芯微创始人王东带来《超节点与Scale-up：妙芯微面向AI集群多芯片算力聚合创新范式》。演讲中介绍到，超节点用Scale-up Fabric将64-1024颗XPU耦合成低延迟、高带宽、近似共享内存的计算域。国际开放阵营已形成“统一物理层+差异化上层语义”技术栈，ESUN定义以太网规范，SUE实现Pod级可靠传输，UALink提供内存语义。国内UB/灵衢、OISA、ETH-X、OLink并行，CLink有望成统一基线。妙芯微推出AgiLink互联IP、AgiSwitch千卡交换与AgiFabric万卡交换全栈产品，覆盖亚微秒时延、超高速SerDes、无损网络与在网计算，助建高确定性、可扩展AI超节点计算域。
从指令集架构、主控核、算力核、NPU加速，到存算融合、SoC子系统与集群聚合，本次北京站沙龙为大家完整呈现了RISC-V AI芯片从底层IP到系统级方案的关键环节。RISC-V正以开放、可扩展、可定制的优势，成为AI时代芯片创新的重要底座。
▼往期精彩回顾▼
