三星DRAM路线图突变：B1b上位，混合键合成亚10nm破局关键

【区角快讯】当半导体行业还在为摩尔定律的延续性争论不休时，三星电子悄然修改了其下一代DRAM的开发蓝图。原本仅作为研究项目存在的“B1b”技术，如今被正式扶正，并接管了“D0a”这一代号——这标志着三星首个10纳米以下DRAM节点的诞生。值得注意的是，原先对应D0a的垂直通道晶体管（VCT）方案并未消失，而是被降级为派生版本，更名为“D0a-V”。

B1b技术的核心在于晶圆对晶圆的混合键合。这种工艺将存储单元与外围驱动电路分别制造在两块不同的晶圆上，随后通过铜对铜的直接键合进行贴合，构建出“单元在上、外围在下”的独特架构。相较于传统在同一晶圆上集成单元与外围电路的做法，这种分离式结构不仅有利于存储单元的密集排布，更允许两部分各自采用最优化的制程工艺。从某种角度看，三星此举意在加速先进封装技术在通用DRAM领域的渗透。

事实上，混合键合并非毫无根基的新赌注。该技术已在CMOS图像传感器及400层以上3D NAND的量产中得到验证。今年3月，三星利用4F²加VCT结构在10a节点上成功制备出可工作的芯片，其外围电路晶圆同样采用了混合键合技术与单元晶圆集成。这意味着，混合键合是一个拥有良率数据支撑的平台型技术，而非空中楼阁。

据知情人士透露，B1b真正步入量产轨道最快仍需约两年时间，具体的投资计划预计将在2027年年中敲定。目前，三星正平行开发两种首代亚10nm级DRAM节点，计划在第7代10nm级的1dnm之后导入。这一路线调整与三星的HBM战略高度咬合。公司正在评估将B1b应用于HBM5（第八代高带宽内存），该内存预计于2029年前后量产，目标是将运行速度较HBM4E提升50%以上。HBM5的基础芯片将采用2纳米GAA环绕栅极工艺，并搭配更高集成度的TSV硅通孔技术。

为了支撑这一野心，三星正在平泽园区建设配备约50台混合键合设备的量产线。设备交付安装预计于2026年底启动，大规模量产则指向2029至2030年，这一时间点恰好对应英伟达下一代AI芯片Feynman采用HBM5的窗口期。然而，变数依然存在。JEDEC正在研议放宽HBM封装厚度规范，若HBM4E仍可沿用现有热压键合技术，混合键合在HBM上的全面商用时间可能会进一步延后至HBM5世代。

不可忽视的是，混合键合带来的成本挑战。由于需要以晶圆对晶圆模式堆叠，若前端生产良率过低，整体生产将失去经济效益。此外，微粒控制等技术难题以及显著提升的单位投资金额，都预示着下一代DRAM的价格可能因此进一步走高。这场技术豪赌，最终能否转化为市场胜势，仍有待时间检验。