在2026（秋季）亚洲充电大会上，无锡硅动力微电子股份有限公司市场应用总监蒋万如带来了《高效率、小体积集成碳化硅ZVS快充解决方案》主题演讲。

围绕快充产品小型化、高效率的发展需求，重点介绍了Cap-Less控制、ZVS同步整流、SiC功率器件以及数模混合控制平台，并展示了65W、100W以及DPS 60W峰值/40W持续功率等多套实际方案。

与单纯提升开关频率不同，硅动力此次将重点放在电源系统整体优化上，即从减少母线电容入手，再通过ZVS SR、SiC器件和控制算法降低损耗、温升及PCB占用，为更紧凑的快充产品提供实现路径。

峰值功率成为新需求，AC/DC进一步压缩体积

当前快充产品的设计要求正在发生变化。一方面，部分终端开始采用峰值功率设计，例如60W峰值输出、40W连续工作的功率模式；

另一方面，屏显、电量显示等功能不断加入，快充产品还被集成进不同形态的设备中，留给AC/DC电源部分的空间进一步缩小。

这意味着，AC/DC方案已经不能只考虑输出功率，还需要同时解决占板面积和效率问题。如何在减少电容、缩小磁性元件和PCB的同时维持足功率输出，并控制温升和EMI，是需要重点解决的问题。

Cap-Less降低母线电容，小体积先从储能器件入手

在硅动力的技术路线中，Cap-Less是实现快充小型化的重要一环。

传统方案在降低母线电容容量后，交流输入低压区域的母线电压会明显下降，容易出现供能不足。

硅动力采用自适应CCM与QR谷底锁定相结合的控制方式：低压输入、母线电压下降时进入CCM自适应升频，以维持功率输出；高压输入则工作在QR谷底锁定模式，在兼顾效率的同时降低EMI处理难度。

从测试结果来看，在90VAC输入、20V/4A输出条件下，当母线电容配置分别降低至1.2μF/W、1μF/W以及0.8μF/W时，对应输出纹波分别为140mV、152mV和216mV；即便母线电压下降至32V，输出纹波仍保持可控。

对于体积受限的快充产品，这一思路的意义比较直接：减少高压电解电容数量和容量，可以为变压器、功率器件以及结构设计释放更多空间，也有利于整机进一步紧凑化。

可以看到，从116μF母线电容方案调整至66μF方案后，电源板整体结构明显收紧。

降低电容只是第一步，要继续提升功率密度，还需要解决高频工作带来的效率和温升问题。

硅动力SP6160同步整流控制器加入ZVS功能，其中VD引脚支持150V耐压，并采用双供电技术降低自供电损耗。

在高母线条件下开启ZVS后，方案效率可提升0.3%-0.5%；同时还提供8谷与6谷版本，并对驱动及Gate下拉能力进行优化，以降低同步整流MOSFET的VDS尖峰。

在功率器件层面，硅动力则将SiC作为这一高效率、小体积路线的重要组成部分。

SiC耐压较高、具备雪崩能力，导通电阻随温度变化率较小，同时拥有较高热导率，并不存在动态Ron问题，更适合高温、密闭、散热困难以及对功率器件浪涌能力要求较高的应用。

也就是说，这套方案并不是单纯依靠某一种功率器件提升性能，而是将母线储能、初级控制、同步整流和功率器件放在同一套系统中优化。

为了让上述控制策略能够落地到不同功率段，硅动力还重点介绍了SP98XX数模混合平台。

该平台基于高压反激数模架构，内部提供约70个可调参数，面向150W以下电源系统，可支持Si、GaN以及SiC功率器件。控制方面集成自适应CCM、谷底锁定及PFM，并支持可编程CC/CV/CP输出控制；Cap-Less功能则支持将母线电容降低至输出功率的0.8-1.2μF/W。

在集成SiC产品线上，硅动力已经形成从合封功率器件到外驱控制器的多种选择，其中SP947系列覆盖多档功率应用，SP45PD-AVS和SP9857E分别面向不同的Cap-Less及数模混合方案，同时还提供面向150W以下应用的外驱SiC控制器。

硅动力并没有将SiC局限在单一功率点，而是同时布局模拟控制、数模混合、集成SiC和外驱SiC，为不同成本、体积和功率需求提供组合空间。

在具体方案部分，65W小电容ZVS方案是此次的重点案例之一。

方案初级采用集成SiC数模控制器SP9857E，次级搭配SP6160 ZVS同步整流控制器。借助Cap-Less技术，母线电容仅需72μF，相比常规方案减少39μF；方案体积减小20%以上，PCBA功率密度达到2.5W/CC。

效率方面，65W输出时方案在90VAC输入下效率达到93%，230VAC输入下达到94.5%，并利用精确的CP/CC控制减少变压器体积。

温升测试则是在裸板、无风、无散热片的条件下进行。90VAC、20V/3.25A输出时，SP9857E实测温度为105.2℃；264VAC输入时为91.4℃。

在EMI方面，方案在110VAC以下采用CCM模式，高于110VAC则进入QR谷底锁定；230VAC下传导余量超过10dB，辐射余量超过8dB。

这些数据也体现出Cap-Less路线真正需要解决的问题：电容容量减少后，不只是保证“能输出”，还需要把效率、热设计和EMI同时控制在合理范围内。

除65W方案外，硅动力还将小电容和ZVS路线继续扩展到100W。

100W方案采用Cap-Less与高低压电容切换技术，并使用单级无PFC架构，减少PCB占用；同时配合外驱SiC和ZVS控制提升效率。

在效率测试中，该方案在90VAC输入时效率达到92.6%，230VAC时达到94.7%。

其单级无PFC方案的传导余量超过6dB、辐射余量超过10dB，同时THD测试满足Class A标准。

针对峰值功率正在进入快充产品的变化，硅动力还展示了一套DPS 60W峰值/40W持续功率方案。这套方案采用SP45PD-AVS，支持全电压输入，母线电容仅需54μF，60W峰值功率可维持15-20分钟，并通过小电容设计简化整体结构。

测试数据显示，60W满载时，方案在90VAC和230VAC输入下效率分别为91.2%和92.9%；40W满载时分别为91.9%和92.2%。

60W Peak状态下，EMI余量超过8dB。

相比传统持续按额定峰值功率设计的思路，这类DPS方案将峰值功率、持续功率和热设计结合起来，也为后续进一步压缩电容和整机尺寸提供了新的设计空间。

快充小型化已经不再只是依靠提高开关频率或更换第三代半导体器件，而是开始进入系统级协同优化阶段。

Cap-Less负责减少体积占比较大的母线电容，ZVS同步整流进一步压低开关损耗，SiC承担高温、高效率和可靠性需求，再由数模混合控制平台协调不同输入电压、输出功率和工作模式。

硅动力最终将这几项技术组合成一套面向高效率、小体积快充的解决思路，将低母线电容、ZVS SR、SiC驱动以及封装优化作为核心技术组合。

目前硅动力的65W方案已经将母线电容压缩至72μF并实现2.5W/CC功率密度，而DPS方案进一步以54μF母线电容支撑60W峰值输出。对于越来越重视体积、外形和峰值功率的快充产品，这种从器件升级转向控制+器件+系统联合优化的路线，预计会成为后续高功率密度电源设计的重要方向。