二维半导体，重要进展

根据发表在《自然》（Nature）杂志上的一项研究，研究人员展示了一种控制二维半导体晶体生长起始位置的方法，这有望解决大规模制造下一代芯片所面临的一项障碍。

这篇题为Spatially deterministic nucleation of 2D semiconductors by etching flux“的论文由包括韩国科学技术院（KAIST）和韩国初创企业 TDS Innovation 研究人员在内的团队撰写，并于 10 月 7 日发表。

该技术利用刻蚀通量（etching flux）来抑制在每个图案化生长区域内除几何中心以外的所有位置形成新晶体。

二维材料在厚度上仅相当于原子尺度，而非字面意义上的二维。石墨烯或许是最广为人知的例子，它由单层碳原子构成，但由于缺乏固有带隙，不适合用于传统的开关晶体管。

某些过渡金属硫族化合物（TMDs）的单层结构（例如二硫化钼，MoS₂）确实具有带隙，目前正作为未来晶体管及其他纳米级器件的材料进行研究。

然而，当在晶圆上生长时，二维半导体晶体通常会在随机点开始形成——正如论文所述，即“成核事件在生长区域内的随机位点上发生”。这意味着会形成多个晶体；随着它们生长并相互接触，晶体之间会产生边界，从而降低电学性能并导致器件均匀性下降。

为了促使每个图案化区域内形成单晶，研究人员开发了一种被称为“刻蚀通量介导的单中心成核”（EF-SCN）的工艺。从氧化物阻挡层释放出的氧气会产生一种横向刻蚀通量，从而抑制除图案几何中心以外区域的成核过程。

研究人员利用该工艺制造出了可实际工作的场效应晶体管（FET）——这是现代芯片的基本构建单元。与此前报道的选择性生长 MoS₂ 晶体管相比，该工艺制造出的晶体管表现出了更高的电荷载流子迁移率（即衡量电荷在材料中移动难易程度的指标）。

在针对一块两厘米见方基底进行的另一项测试中，该工艺在 400 个图案化位点中的 397 个位点成功生成了单晶，良率高达 99.3%。尽管这尚不代表商业化芯片生产，但该结果显示出良好的规模化生产前景。

该论文的合著者 Kibum Kang 是 TDS Innovation 公司的联合首席执行官，该公司致力于开发用于二维半导体器件的设备和材料。

该公司表示，将二维半导体器件堆叠在硅芯片上，可以拉近逻辑单元与存储单元之间的距离，从而在有限面积内集成更多功能，并减少两者之间传输数据所需的时间与能耗。

二维半导体材料也被用于 CFET（互补场效应晶体管）的研究中；这种晶体管将 n 型和 p 型晶体管垂直堆叠，而非并排排列。IBM 和英特尔此前已展示过此类 3D 堆叠技术。

Kang 表示：“基于这种能够精确控制晶体生长起始位置的能力，我们将能够在预定位置均匀地生成高质量二维单晶，并将其发展为一种能拉近逻辑与存储距离的下一代半导体工艺。”

该论文未明确指出何时能在量产芯片中看到采用这种方式制造的二维半导体。TDS 公司的 Jony Jung 告诉我们：“我们的目标是在 2030 年左右实现二维半导体的商业化应用。我们认为，人工智能（包括物理 AI 和机器人技术）领域日益增长的需求可能会加速这一进程，不过具体的生产时间表仍取决于后续的验证工作。”

（来源：编译自theregister）