华为徐松余详解韬定律：非简单堆叠，麒麟9050性能能效双升

【区角快讯】针对外界将“韬定律”误读为芯片物理堆叠的普遍认知，华为半导体业务无线终端芯片产品管理部部长徐松余于10月15日进行了深度澄清。他指出，逻辑折叠技术绝非简单的多颗芯片叠加，而是在设计初期即采用三维视角进行系统级规划，将不同功能逻辑电路精准分布于三维空间的最优位置。这种全链路协同设计方式，使多颗DIE被视为一块完整芯片处理，从而有效缩短信号走线并提升晶体管密度，最终实现性能与功耗的双重突破。

目前量产的麒麟9050系列已应用此技术，单颗芯片拥有超5000万混合键合点，有效信号互连超500万处，晶体管密度较前代提升53.5%。具体数据方面，麒麟9050 Pro的CPU主频提升12.7%，大核能效提高41%；GPU性能增强40%，能效提升45%；NPU算力大幅跃升140%，能效同步增长66%。

作为核心技术支撑，混合键合工艺精度至关重要。华为要求键合间距与顶层金属间距比值须小于3。麒麟9050 Pro顶层金属间距为720nm，对应键合间距需小于2微米，目前华为已实现1.5微米精度，计划于2027年推进至1微米。当该比值达到1:1时，信号传输路径将进一步缩短，能效表现将再创新高，同时容纳更多高速信号通道以支持复杂设计。

此外，徐松余透露定位下一代的麒麟2027芯片研发已就绪，所有项目测试结果符合预期，证实逻辑折叠路线在未来十年具备持续迭代可行性。这一技术突破不仅重塑了芯片设计范式，更为高端移动计算提供了新的效能基准。